第04-MCS-51单片机的8位并行输入输出端口

1、第四章 MCS-51单片机的8位并行输入输出端口本章内容重点掌握MCS-51单片机的四个8位并行I/O口的硬件结构特点和使用。1西华大学电气信息学院 郑海春4.1 P0口4.2 P1口4.3 P2口4.4 P3口4.5 并行端口使用中应注意的问题4.6 单片机与继电器等大电流负载的接口本 章 目 录2西华大学电气信息学院 郑海春4.1 P0口【特点】具有两种工作方式“通用数据I/O双向端口”；“地址、数据总线分时复用”。3西华大学电气信息学院 郑海春在作为通用数据I/O端口时，具有较强的输出驱动能力 （8个TTL负载）。因输出是“开漏”结构，所以与MOS负载连接时,需要外接一个上拉电阻。作为“

2、地址、数据总线分时复用”使用时，P0口首先输出存储器的低八位地址信号，然后变为数据总线进行数据的输入输出，所以称“分时复用总线”（注意：此时P0口不能再作为通用I/O口）。4西华大学电气信息学院 郑海春P0口的位结构图D Q 锁存器CL /QP0.x引脚Vcc地址/数据1/0控制(=0时)读锁存器读引脚内部总线写锁存器MUX (控制=0时)Vcc5西华大学电气信息学院 郑海春硬件组成：1，一个输出锁存器（D型触发器）；2，二个三态门（控制读引脚或读锁存器）；3，与门和MUX等元件组成的输出控制电路；4，一对场效应晶体管FET构成的输出电路.6西华大学电气信息学院 郑海春P0口的工作原理普通I/

3、O模式下的输出与输入原理；扩展（总线）方式下的工作原理7西华大学电气信息学院 郑海春1. P0口的I/O操作（通用I/O端口）在P0口作为通用I/O端口时，控制电路中的“控制”端为“0”电平：此时多路开关MUX接入下方的锁存器的/Q端。因与门的一个输入端为“0”，所以它使上端的FET截止。这就是P0口在做I/O口时输出为“漏极开路” 结构的原因。8西华大学电气信息学院 郑海春数据经内总线送到锁存器的“D”端，经“/Q”端送场效管应输出极。总线送“0”时：锁存器的/Q=1，使下端的FET导通（上面的FET截止），端口呈现“0”电平；总线送“1”时：锁存器/Q=“0”，使下端的FET截止，输出极的

4、两个FET全部截止。在这种情况下，必须通过上拉电阻的作用使端口为高电平。（一）输出操作： MOV P0，A 9西华大学电气信息学院 郑海春输入操作实际上有两种：读引脚：用于真正的外部数据输入的通道； 读锁存器：在端口作输出时常使用的操作。a.读引脚：当外部信号通过端口引脚输入时，读引脚上的电平实现信号的输入。如指令： MOV A，P0 ； AP0 此时，单片机控制“读引脚”的三态门，使引脚处的外部电平经三态门送入内部总线。（二）输入操作 MOV A，P010西华大学电气信息学院 郑海春在端口电路中,可以发现一个问题： 端口在输入（读引脚）时，原来锁存器的状态可能要影响引脚电平的输入。如：原来锁

5、存器的状态为“0”态, 电路将不能正确读入.要解决的方法就是让下端的FET截止，即事先向端口写一个“1”。读引脚操作前要事先向该端口写“1”11西华大学电气信息学院 郑海春请注意下面的一段程序： MOV P0，#0FFH；0FFH送P0（ “写1”） MOV A ， P0 ；从P0口引脚输入数据到A你能正确的分析出指令的操作吗？上述指令执行后 P0=？12西华大学电气信息学院 郑海春b,读锁存器：端口作输出时的一种操作 在这种情况下, 读入的数据不是来自引脚，而是端口内部的锁存器的内容。 P0.X单片机的引脚设计为输出时13西华大学电气信息学院 郑海春当端口输出时（MOV P0，A） ，往往要

6、再将前面输出的状态取回来，进行再处理然后重新输出。如：ORLP0，A将P0口前次输出的数据与累加器A的内容相“或”后再送回P0口（输出）。此时P0口的数据是从锁存器中读回的，而不是从引脚输入。上述的过程也称之谓“读修改写”操作。为什么端口作输出时还要读入操作？ 14西华大学电气信息学院 郑海春凡是这种“读修改写”操作，读到的数据都是锁存器的数据而不是读引脚数据。而真正读引脚的指令只有 MOV A，P015西华大学电气信息学院 郑海春为什么要读锁存器而不去读引脚？ 为什么“读修改写”操作不是从引脚回取信号？因为：引脚信号与外部设备连接，易受外界干扰；引脚上的电平往往不能正确反映前次的输出结果。负

7、载Vcc16西华大学电气信息学院 郑海春【举例】在当前状态下，将P0.2的电平变“1”，其余位不变。 MOV A,#00000100B ORL P0,A 这里，ORL 指令就是先将P0口的锁存器数据取出，与A相或，结果送回P0口。【思考】：直接使用: MOV A,#00000100B MOV P0,A 是否可以？ P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.717西华大学电气信息学院 郑海春2. P0口的总线方式控制电路的“控制”=1,此时与门打开,MUX接向“地址/数据”信号.在这种情况下,输出极的两个FET都处于正常的工作状态 。地址、数据信息通过“地址/数据”线经反相器

8、送至FET的输入，并输出。由于上部FET管不再被“控制”信号关闭，所以此时口线可以输出高电平，即不用外加上拉电阻。18西华大学电气信息学院 郑海春只要CPU执行MOVX、MOVC（外ROM）指令，P0、P2口就自动变为数据/地址总线。在进行硬件系统的设计中，如果使用了外部存储器时，P0口成为整个系统的地址/数据复用总线。换句话，P0口不能再作为通用的I/O端口。19西华大学电气信息学院 郑海春做通用数据I/O端口并与MOS器件连接时，必须外接“上拉电阻”，否则不能正确的输出高电平；在输入操作(读引脚)前, 必须先向端口写1；“读引脚”与“读锁存器”是不同的两个数据通道；在总线方式时，P0口不能

9、再做通用的I/O端口。它分时输出地址、数据总线的信息（此时引脚不用外接上拉电阻）。P0口特点小结:20西华大学电气信息学院 郑海春4.2 P1口特点：单纯的通用I/O端口,负载能力为3个TTL输入。与P0口的区别在于内部具有上拉电阻，所以输出时不用外接上拉电阻。P1口的位结构图D Q 锁存器CL /QP1.x引脚Vcc读锁存器读引脚内部总线写锁存器内部上拉电阻21西华大学电气信息学院 郑海春4.3 P2口D Q 锁存器CL /QP2.x引脚Vcc地址/数据1/0控制读锁存器读引脚内部总线写锁存器MUX (地址/数据=0)内部上拉电阻特点：“通用数据I/O端口”和“高八位地址总线”端口22西华大

10、学电气信息学院 郑海春注意：使用外数据存储器时，P2口分两种情况： 1，使用256B的外部RAM时，此时用8位的寄存器R0或R1作间址寄存器，这时P2口无用，所以在这种情况下，P2口仍然可以做通用I/O端口。 如：movx a,r0 或 movx a,r1 2，如果访问外部ROM或使用大于256BRAM时，P2口必须作为外存储器的高八位地址总线。 如：movx a，dptr ；访问外部数据存储器 movc a，a+dptr ；访问外部程序存储器 这里使用了16位的寄存器DPTR23西华大学电气信息学院 郑海春4.4 P3口 特点：通用I/O端口、多用途端口D Q 锁存器CL /QP3.x引脚第

11、二输出功能读锁存器读引脚内部总线写锁存器Vcc第二输入功能24西华大学电气信息学院 郑海春在多用途情况下，P3口分别作为串行口、外中断输入、外部计数输入和系统扩展时使用的WR和RD信号的端口。在这种情况下，锁存器Q端为“1”电平以保证与门是打开的。在通用I/O模式下，“第二输出功能”端为“1”电平，以保证与门打开。原则上在进行系统设计时，P3口不做通用I/O口，以充分利用单片机的内部模块资源。25西华大学电气信息学院 郑海春P3口各位的第二功能P3口各位第二功能说 明P 3.0P 3.1P 3.2P 3.3P 3.4P 3.5P 3.6P 3.7RXDTXD/INT0/INT1T0T1/WR/

12、RD串行口数据接收线串行口数据发送线外部中断0输入外部中断1输入计数器0外部时间输入计数器1外部时间输入外部RAM的写控制输出外部RAM的读控制输出26西华大学电气信息学院 郑海春4.5 并行端口使用中应注意的问题如何使用并行端口来直接驱动电流比较大的负载（如：LED）？是采用“拉电流”还是“灌电流”？ Px.yVddPx.yVddVdd灌电流方式输出”0”点亮LED拉电流方式输出高电平点亮LED27西华大学电气信息学院 郑海春使用灌电流的方式与电流较大的负载直接连接时, MCS-51的端口可以吸收约20mA的电流而保证端口电平不高于0.45V，但驱动逻辑并不符合人们的日常习惯。采用拉电流方式连接负载时，MCS-51所能提供“拉电流”仅仅为80A，否则输出的高电平会急剧下降.如果我们采用右下图的方式，向端口输出一个高电平去点亮LED，会发现端口输出的电平不是“1”而是“0”！ 【注意】：现在已出现如PIC(Peripheral Interface Controller)等单片机可以提供较大的“拉电流”，具体问题灵活掌握。28西华大学电气信息学院 郑海春4.6 单片机与继电器等大电流负载的接口继电器基本原理：低压电控制高压电