数字电子钟实验报告总结

1、Word 数字电子钟实验报告总结 数字电子钟试验报告总结一 数字电子钟的规律框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 1. 振荡器 石英晶体振荡器的特点是振荡频率精确 、电路结构简洁、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生气械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程始终持续到晶体的机械强度限止时，才达到最终稳定。这用压电谐振的频率

2、即为晶体振荡器的固有频率。 一般来说，般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。假如精度要求不高也可以采纳由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。 2. 分频器 由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本试验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采纳3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。 3. 计数器 秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数

3、器为六十进制，小时为十二进制。 (1)六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采纳反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。 (2)十二四进制计数 “12翻1”小时计数器是根据“01020311120102”规律计数的，这与日常生活中的计时规律相同。在此试验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连

4、组成“12翻1”小时计数器。 计数器的状态要发生两次跳动：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1;二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。其次次跳动的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。 图3-4-3-2 M12计数器功能表 4. 译码器 译码是指把给定的代码进行翻译的过程。计数器采纳的码制不同，译码电路也不同。74LS48驱

5、动器是与8421BCD编码计数器协作用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。 5. 显示器 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。 6. 校时电路 当数字钟走时消失误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本试验实现“时”“分”的校对。 对校时的要求是，在小时校正时不影响分和秒的正常计数;在分校正时不影响秒和小时的正常计数。需要留意的时，校时电路是由

6、与非门构成的组合规律电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一状况的发生我们接入一个由RS触发器组成的防抖动电路来掌握。 图3-4-6-1 校时开关的功能表 3.5 试验主体电路的装调 由图3-4所示的数字中系统组成框图根据信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。 级联时假如消失时序协作不同步，或剑锋脉冲干扰，引起的规律混乱，可以增加多级规律门来延时。假如显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01F的小电容相并联。 画数字钟的主体规律电路图。

7、如图3-5 图3-5 数字钟的主体电路规律图 3.6 功能扩展电路 (1)定时掌握电路 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开“掌握”。不管是闹时还是掌握，都要求时间精确 ，即信号的开头时刻与持续时间必需满意规定的要求。 例如要求上午7时59分发出闹时信号，持续时间为1分钟。本试验设计为7时59分时，音响电路的晶体管导通，则扬声器发出1KHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止，电路停闹。 图3-6 闹时电路 (2)仿广播电台整点报时电路 仿广播电台整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常根据4低音1高音的

8、挨次发出间断声响，以最终一声高音结束的时刻为整点时刻。 设4声低音(约500Hz)分别发生在59分51秒、53秒、55秒及57秒，最终一声高音(约1KHz)发生在59分59秒，它们的持续时间均为1秒。 图3.7 整个电路的组装及调试 和扩展电路检查均无连线错误并且显示正常后，将两个电路连为一个整体，接上+5V电源。观看时钟是否显示正常;是否在上午7时59分发出闹时信号，持续时间一分钟;是否有四声低音分别发生在59分51秒、53秒、55秒及57秒，最终一声高音法正在59分59秒，它们持续时间均为1秒。若不正常则检查电路各个部分，直到得到满足的结果。我们共经过两天的调试，圆满完成了这次为期两周的课

9、程设计。 四.试验总结 短短的两周课程设计结束了。看着自己设计、连线、调试胜利的数字电子钟，很有成就感。真的很有收获，体会到了什么是学以致用，理论与实践的差别究竟有多大。以前上课都是上一些最基本的东西而现在却可以将以前学的东西做出有实际价值的东西。在这个过程中，我的确学得到许多在书本上学不到的东西，如：怎么设计一个六十、十二进制计数器，如何实现校时的防抖动等等。但也遇到了不少的挫折，有时遇到了一个错误怎么找也找不到缘由所在，找了老半天结果却是接头的方向接错了，有时更是忘接地了。在学习中的小问题在课堂上不行能犯，在动手的过程中却很有可能犯。特殊是在接电路时，一不当心就会犯错，而且很不简单检查出来

10、。在调试主板电路时，十位不进位，检查电路，以为没有什么问 题，后来一步一步的检查，发觉总的地线没接，接上总的地线，一切正常。副版是我的同组刘玉龙连接的电路，在主板和副版连接起来后，新的问题又消失了。第一，计数太快了，正常一秒，我们设计的数字电子表却可以走两三秒，明显输入不是1Hz的脉冲信号;其次，我们的校时电路连接正确，可是每次校时，开关S1或S2为“0”或“1”时，会产生抖动，无法正常校时。针对这两个问题，我们进行了分析，进而转化为实际的操作。我们在+5V电压和地线之间分别加了两个电容，通过滤波，选择我们需要的1Hz脉冲信号。对于无法正常校时的问题，在设计中接入一个由RS触发器组成的防抖动电路来掌握校时。把时间调到上午7点58分，等7点59分精确 闹钟响起，持续一分钟。再将时间跳到58分，等59分51秒、53秒、55秒及57秒都发出4声低音，最终一声高音发生在59分59秒。，持续时间都是一秒钟。数字电子钟已经胜利完成了。 我的动手力量又有了进一步的提高，我感到非常的兴奋。同时学到了课本上没有的东西，也熬炼了自己自立解决问题的力量。这在以后的学习和生