半导体器件半导体工艺氧化

1、半导体器件半导体工艺氧化第1页，共18页，2022年，5月20日，1点43分，星期二室内环境：要求很严，恒温、恒湿、气流第2页，共18页，2022年，5月20日，1点43分，星期二名称集成度（数字MOS集成电路）小规模集成电路（SSI）109第3页，共18页，2022年，5月20日，1点43分，星期二环境级别最大颗粒尺寸（m）甚大规模集成电路生产车间10.1超大规模集成电路生产车间100.3封装区域1000100000.5住房100 000室外500 000第4页，共18页，2022年，5月20日，1点43分，星期二第5页，共18页，2022年，5月20日，1点43分，星期二硅热氧化第6页，共

2、18页，2022年，5月20日，1点43分，星期二目的1、列出硅器件中，二氧化硅膜层的基本用途。2、描述热氧化的机制。3、列出热氧化反应中的氧化剂及用途。4、解释氧化条件及基底条件对氧化的影响。第7页，共18页，2022年，5月20日，1点43分，星期二二氧化硅层的用途1、表面钝化2、掺杂阻挡层3、表面绝缘体4、器件绝缘体第8页，共18页，2022年，5月20日，1点43分，星期二O2O2O2100nm Tox=(Bt)1/2 抛物线阶段热氧化的机制受限反应，受限扩散反应Si (S) + O2 (V) SiO2 (S)第9页，共18页，2022年，5月20日，1点43分，星期二第10页，共18

3、页，2022年，5月20日，1点43分，星期二Dry Oxidation Si (S) + O2 (V) SiO2 (S)Wet Oxidation（stream Oxidation） Si (S) + H2 O (V) SiO2 (S) + H2 (V)氧化率的影响900-1200oC900-1200oC1、氧化源：干氧 湿氧(发泡、干法) Cl参入氧化干氧氧化优点：结构致密、均匀性和重复性好、与光 刻胶黏附好且应力小。缺点：生长温度高、生长速度慢。第11页，共18页，2022年，5月20日，1点43分，星期二氧化率的影响2、高压氧化在实际的工艺过程中增加氧化剂分压来提高氧化速率，或者降低氧

4、化温度而保持同样的氧化速率都是经常采用方法。优点：有利于降低材料中的位错缺陷。缺点：在利用高压氧化时要注意安全问题和高压系统带来的污染问题。常压 低掺杂n型掺杂物：P、As、Sbp型掺杂物：B5、多晶硅 与单晶硅相比氧化率更快氧化率的影响实际工艺中由于各个部分材料不同，造成氧化层厚度不均匀，出现台阶。第14页，共18页，2022年，5月20日，1点43分，星期二第15页，共18页，2022年，5月20日，1点43分，星期二氧化质量评估 氧化后要对氧化质量进行评估，因为有些检测是破坏性的，所以在把一批晶园送入炉管的同时，在不同位置放置一定数量的专门用来测试的样片。 一般情况下主要包括表面检测和厚度检测表面检测 通常在高亮的紫外线下对每片晶园进行检测，包括表面颗粒、不规则度、污点都会在紫外线下显现。厚度检测 对厚度的检测非常重要，因为不同的器件或者不同目的要求，比如，MOS栅极氧化层的厚度要求就很严格。检测的技术包括：颜色比较、边沿记数、干涉、椭偏仪及电子扫描显微镜等。第16页，共18页，2022年，5月20日，1点43分，星期二热氧化炉第17页，共18页，2022年，5月20日，1点43分，星期二作业：随着集成电路集成度提高，氧化层的厚度也不断减小，甚至到达了二氧化硅层厚度