集成电路数字钟的设计

1、成绩:存档资料华东交通大学理工学院课程设计报告书所属课程名称题目集成电路数字电子钟的设计分院电信分院专业班级12电气班学号学生姓名范家明指导教师杨小翠2015年1月日课程设计（论文）评阅意见序号项目等级优秀良好中等及格不及格1课程设计态度评价2出勤情况评价3任务难度评价4工作量饱满评价5任务难度评价6设计中创新性评价7论文书写规范化评价8综合应用能力评价综合评定等级评阅人职称201年月日华东交通大学理工学院课程设计报告华东交通大学理工学院课程设计报告第 页共18页第 页共18页目录课程设计内容及要求4设计目的4设计要求4数字钟系统设计5原器件清单5整机原理图6各部分设计原理6晶体振荡及分频电路

2、9时间计数单元10译码与显示电路14数字钟PCB板的焊接15数字钟的调试课程设计的心得及体会参考文献设计内容及要求1.1设计目的1、熟悉集成电路的引脚排布。2、掌握各芯片的逻辑功能及使用方法3、了解数字钟的组成及工作原理。4、熟悉数字钟的设计与制作。设计要求1、时间计数电路采用24进制，从00开始到23后再回到00；2、各用2位数码管显示时、分、秒；3、具有手动校时、校分功能，可以分别对时、分进行单独校时，使其校正标准时间；4、由一个数码显示管显示星期；5、为了保证计时的稳定剂准确，须由晶体振荡器提供时间基准信号；第 页共18页第 #页共18页华东交通大学理工学院课程设计报告2数字电子钟系统的

3、设计2.1元件清单（1）74HC4511（6片）（2）74LS90（6片）（3）74LS00（1片）（4）共阳七段数码显示器（6片）（5）74LS74（1片）（6）CD4060（1片）（7）74LS32（1片）（8）电阻、晶振、电容、导线、锡丝等（若干）华东交通大学理工学院课程设计报告华东交通大学理工学院课程设计报告华东交通大学理工学院课程设计报告第7页共18页第7页共18页第6页共18页2.2各部分设计原理数字钟实际上是一个队标准频率(HZ)进行计数的技计数电路。由于计数的起是时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振

4、荡电路构成数字钟。如下图3所示为数字钟的一般构成框图它由石英晶体振荡器、分频电路、计数器、译码显示器和校时电路组成。数字钟是一个将“时”、“分”、“秒”显示鱼人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”、“分”、“秒”计数器、校时电路、报时电路和振荡器组成。干点路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校时电路、整点报时电路组成秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

5、将标准秒信号送入“秒计数器”、“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“是计数器”采用24进制计时器，可实现一天24个小时的累计。华东交通大学理工学院课程设计报告华东交通大学理工学院课程设计报告第 #页共18页第 页共18页第 页共18页第 #页共18页华东交通大学理工学院课程设计报告2.3.1晶体振荡及分频电路图2中，石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的脉冲信号，可保证数字钟的定时准确及稳定。晶振出来

6、接CD4060分频，从3端出来的脉冲为2HZ。图表2晶体振荡及分频电路图3中，再把这2HZ的脉冲信号接入74LS74的5端出来即为数字钟的1HZ脉冲。华东交通大学理工学院课程设计报告华东交通大学理工学院课程设计报告第 页共18页第 页共18页2.3.2时间计数单元时间计数单元有计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器，其输出为两位8421BCD码；分计数和秒计数单元为60进制计数器，其输出也为两位8421BCD码；一般采用10进制计数器来实现时间计数单元的计数功能，即我们选用74LS90。在本电路中，第一组计数器74LS90-1用来作秒个位计数，输出端为1Q1Q,计数范围

7、为1100001001循环。每当计数到1001（相当于10进制数的9），是再输入一个计数脉冲则会变为0000，这时74LS90-的1Q由高电平变低电平输出一个负跳变1脉冲到74LS90-2的时钟输入端即为14端，作为进位脉冲使第二组计数器74LS90-2做一次秒十位的计数。同时74LS90-1开始作下一个计数循环。秒十位计数为6进制（可以通过导线连接10进制变为6进制。实现原理：输出端2Q2Q2Q2Q要从0101跳变4321到0000，中间经过一个瞬间状态0110，这时我们只须九江2Q接入74LS90T,74LS90-2的1R端，2Q22接入到74LS90-1、74LS90-2的2R端）。74

8、LS90-2输出端为2Q2Q，计数范围为00000101循环。每12当计数到0101（相当于10进制数的5）时，再输入一个计数脉冲则会变为74LS90-3的CP端，作为进位脉冲使74LS90-3作一次分个位的计数。同时74LS90-2开始下一个计数循环。同理分计数的实现原理与秒计数的实现原理一样，用第三组计数器74LS90-3作分个为计数，用第四组计数器74LS90-4作分十位计数。第五组计数器74LS90-5和第六组计数器74LS90-6作为是计数器，但要设置为24进制。(1)秒计数器、译码、显示电路(图4)(2)分计数器、译码、显示电路(图5)华东交通大学理工学院课程设计报告华东交通大学理

9、工学院课程设计报告第 #页共18页第 页共18页(3)时计数器、译码、显示电路(图6)华东交通大学理工学院课程设计报告华东交通大学理工学院课程设计报告第 页共18页第 页共18页U700Q10203-HZKKBQ0010203U1ABCDr1e211E-1?9LTBl_LEiSTB31317ii五91&14T4HC4百11U2U19kTEKT別R0I2IR0(1)R9(274LS9074HC4S11AQABCBCi匚DQDQELTOFBlQGLEiSTB13121iwgisn日EFG旦LEFI-图表6时计数器、译码、显示电路2.3.3译码与显示电路译码和数码显示电路是将数字钟的计时状态直观清晰

10、地反映出来。译码是把给定的代码进行翻译，将时、分、秒计数器输出的思维二进制代码翻译为相应的十进制数，并通过LED七段数码管。而译码器采用CD4511器件组成，在译码显示电路输出信号的驱动下，显示出清楚直观的数字符号。数字钟PCB板的焊接按下图7的连线将数字钟焊接好。图表7数字钟接线图数字钟PCB板正面。数字钟PCB板背面。数字钟的调试数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退藕滤波电容。通常用几十微法的大电容与O.OluF的小电容相并联。5.课程设计的心得及体会l=J通过这次数字电子钟的课程设计，我们把学到的东西与实践相结合。在这过程中对我们学的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次学期末的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤、方法和设计中应注意的一些问题。我觉得这次设计是很有重要意义的，它锻炼了同学们对