D触发器的设计

1、目录 TOC o 1-5 h z HYPERLINK l bookmark2 o Current Document 第一章 绪论 1 HYPERLINK l bookmark4 o Current Document 简介 1集成电路 1幅员设计 1 HYPERLINK l bookmark6 o Current Document 软件介绍 2 HYPERLINK l bookmark8 o Current Document 标准单元幅员设计 2标准单元幅员设计的概念 2标准单元幅员设计的历史 2标准单元的幅员设计的优点 3标准单元的幅员设计的特点 3 HYPERLINK l bookmark1

2、0 o Current Document 第二章 D 触发器的介绍 4 HYPERLINK l bookmark12 o Current Document 简介 4 HYPERLINK l bookmark14 o Current Document 维持阻塞式边沿 D 触发器 4电路工作过程 4状态转换图和时序图 5 HYPERLINK l bookmark18 o Current Document 2.3 同步 D 触发器 5电路结构 5逻辑功能 6 HYPERLINK l bookmark20 o Current Document 2.4真单相时钟TSPC动态D触发器6 8 HYPERLI

3、NK l bookmark24 o Current Document 电路图的设计 8创立库与视图 8基于 TSPC 原理的 D 触发器电路原理图 8 HYPERLINK l bookmark26 o Current Document 创立 D 触发器幅员 9设计步骤 9器件规格 11 HYPERLINK l bookmark28 o Current Document 设计规那么的验证及结果 11 HYPERLINK l bookmark30 o Current Document 第四章 课程设计总结 13 HYPERLINK l bookmark32 o Current Document 参

4、考文献 14第一章 绪论简介集成电路集成电路Integrated Circuit,简称IC是20世纪60年代初期开展起来的一 种新型半导体器件。 它是经过氧化、 光刻、扩散、外延、蒸铝等半导体制造工艺， 把构成具有一定功能的电路所需的半导体、 电阻、电容等元件及它们之间的连接 导线全部集成在一小块硅片上， 然后焊接封装在一个管壳内的电子器件。 其封装 外壳有圆壳式、扁平式或双列直插式等多种形式。是一种微型电子器件或部件， 采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元 件及布线互连一起， 制作在一小块或几小块半导体晶片或介质基片上， 然后封装 在一个管壳内， 成为具有所

5、需电路功能的微型结构； 其中所有元件在结构上已组 成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。 集成电路创造者为杰克基尔比基于硅的集成电路和罗伯特诺伊思基于 锗的集成电路。当今半导体工业大多数应用的是基于硅的集成电路。幅员设计幅员(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列 几何图形，包含了集成电路尺寸大小、 各层拓扑定义等有关器件的所有物理信息。 集成电路制造厂家根据 幅员 来制造掩膜。 幅员的设计有特定的规那么， 这些规 那么是集成电路制造厂家根据自己的工艺特点而制定的。 不同的工艺，有不同的 设计规那么。设计者只有得到了厂家提供的规那么

6、以后， 才能开始设计。 幅员在 设计的过程中要进行定期的检查， 防止错误的积累而导致难以修改。 很多集成电 路的设计软件都有设计幅员的功能，Cade nee的Virtuoso的幅员设计软件帮助设 计者在图形方式下绘制幅员。对于复杂的幅员设计，一般把幅员设计分成假设干个子步骤进行：1划分 为了将处理问题的规模缩小， 通常把整个电路划分成假设干个模块。 2幅员 规划和布局是为了每个模块和整个芯片选择一个好的布图方案。 3布线 完成模块间的互连，并进一步优化布线结果。4压缩 是布线完成后的优化处理过程，他试图进一步减小芯片的面积。1.2 软件介绍目前大局部IC公司采用的是UNIX系统，使用版本是Su

7、n Solarise幅员设 计软件通常为 Cadence ， 它是一个大型的 EDA 软件，它几乎可以完成电子设 计的方方面面，包括 ASIC设计、FPGA设计和PCB设计。软件操作界面人性 化，使用方便，平安可靠，但价格较昂贵。1.3 标准单元幅员设计标准单元幅员设计的概念标准单元,也叫宏单元。它先将电路设计中可能会遇到的所有根本逻辑单元 的幅员，按照最正确设计的一定的外形尺寸要求，精心绘制好并存入单元库中。 实际设计 ASIC 电路时, 只需从单元库中调出所要的元件幅员 , 再按照一定的拼 接规那么拼接 , 留出规那么而宽度可调的布线通道 , 即可顺利地完成整个幅员的 设计工作了。根本逻辑

8、单元的逻辑功能不同，其幅员面积也不可能是一样大小的。但这些 单元幅员的设计必须满足一个约束条件 , 这就是在某一个方向上它们的尺寸必 须是完全一致的 , 比方说它们可以宽窄不一 , 但它们的高度却必须是完全相等的 这就是所谓的“等高不等宽原那么。这一原那么是标准单元设计法得以实施的 根本保证。标准单元幅员设计的历史随着集成电路产业迅猛的开展 ,工艺水平不断提高 ,集成电路特征尺寸循着摩 尔定律不断缩小。设计芯片时需要考虑的因素越来越多，芯片设计的复杂程度也 越来越高。因而尽可能复用一些已经通过工艺验证的 IP核可以提高设计的效率, 降低芯片设计的本钱。标准单元库是IP核中很根底也是很重要的一个

9、组成局部。传统的标准单元 库设计方案有一套很复杂的设计流程 ,不但耗时耗力 ,而且投入巨大 ,同时也会在 一定程度上制约新工艺的推广。一种解决方法就是将工艺升级的相关参数通过一 定的算法转换成比例因子 ,用该比例因子对旧工艺条件下设计成熟的标准单元库 进行缩放,使工艺升级的效果表到达原来的 IP 核中,令其可以复用到新的工艺上 这样不但可以大幅度的提高设计效率还可以促进新工艺的推广。标准单元的幅员设计的优点 基于标准单元的设计风格是最流行的全定制设计风格中的一种， 这种设计要 求开发一套全定制掩膜。 在这种设计中，我们把所有常用的逻辑单元都开发出来， 明确其特性， 并存储在一个标准单元库中。

10、一个典型的存储库可能包含诸如反相 器，与非门，或门，与或非门，或与非门， D 闩锁和 D 触发器等几百种单元。 每种们都可以通过多种方式来实现， 以便于为不同扇出提供足够的驱动能力。 例 如，反相器可以有标准尺寸， 双倍尺寸和四倍尺寸， 可供芯片开发者选择适宜的 尺寸来实现较高的电路速度和幅员密度。标准单元的幅员设计的特点 需要全套掩膜版，属于定制设计方法； 1 门阵列方法：适宜的母片，固定的单元数、压焊块数和通道间距； 2 标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自 由度增大；3 较高的芯片利用率和连线布通率；4 依赖于标准单元库， SC 库建立需较长的周期和较高的本钱，尤

11、其工 艺更新时。第二章 D 触发器的介绍2.1 简介锁存器是一种根本的记忆器件， 它能够储存一位元的数据。 由于它是一种时 序性的电路， 所存器是一种根本的记忆器件， 它能够储存一位元的数据。 由于它 是一种时序性的电路，所以触发器不同于锁存器， 它是一种时钟控制的记忆器件， 触发器具有一个控制输入讯号 （CLOCK）。CLOCK讯号使触发器只在特定时刻 才按输入讯号改变输出状态。假设触发器只在时钟CLOCK由L到H （H到L）的 转换时刻才接收输入，那么称这种触发器是上升沿（下降沿 ） 触发的。D 触发器可用来储存一位的数据。 通过将假设干个触发器连接在一起可储存 多位元的数据，它们可用来表

12、示时序器的状态、计数器的值、电脑记忆体中的 ASCII 码或其他资料。D 触发器是最常用的触发器之一。 对于上升沿触发 D 触发器来说，其输出 Q 只在 CLOCK 由 L 到 H 的转换时刻才会跟随输入 D 的状态而变化，其他时候 Q 那么维持不变维持阻塞式边沿D触发器维持阻塞式边沿 D 触发器的逻辑图和逻辑符号如图 2-3所示。该触发器由六 个与非门组成，其中G1、G2构成根本RS触发器，G3、G4组成时钟控制电路， G5、 G6 组成数据输入电路。和分别是直接置 0和直接置 1 端，有效电平为低电 平。分析工作原理时，设和均为高电平，不影响电路的工作。电路工作过程电路工作过程如图 2-1

13、 所示。a逻辑图b逻辑符号图2-1维持阻塞型D触发器222状态转换图和时序图维持阻塞D触发器的状态转换图如图2-2所示，图(a)为状态转换图，图(b) 为时序图。* Q;十 I i i 屮；【！ I I 1!巳 a(a)图2-2维持阻塞D触发器的状态转换图和时序图2.3同步D触发器电路结构为了防止同步RS触发器出现R=S=1的情况，可在R和S之间接入非门G5，如图2-3所示。表2-3-2同步D触发器的特性表CFD旷1说明0X保捋原扰态不藍100嶽出状蛊和D*目同11遅辑功能：当CP勺时，Q-=D：当CPO时C1- Q%232图2-3同步D触发器逻辑功能根据特性表可得到在CP= 1时的同步D触发

14、器的驱动表。2.4真单相时钟TSPC动态D触发器下列图所示为一个用TSPC原理构成的上升沿D触发器的电路图。电路由11个晶体管构成，分为四级。当时钟信号为低电平时，第一级作为一个开启的 锁存器接收输入信号，而第二级的输出节点被预充电。在此期间，第三级和第四 级保持原来的输出状态。当时钟信号由低电平变换到高电平时，第一级不再开启 而且第二级开始定值。同时，第三级变为开启而且将采样值传送到输出。注意， 最末级（反相器）只用于获得不反相的输出电平。图 2-3 基于 TSPC 原理构成的动态 D 触发器此电路的掩模板图如下图。 nMOS 晶体管的器件尺寸的宽长比为 W/L =(m/350nm), pM

15、OS晶体管的器件尺寸的宽长比为 W/L=(um/350nm)。幅员 对应的工艺的寄生参数可通过电路的提取决定。而提取的电路文件用 SPICE 仿 真来确定它的性能。仿真的TSPC DFF电路的输入，输出波形如图2-5所示。可 见,电路可以工作在 500MHz 的时钟频率上。 因为他们的设计相对简单, 晶体管 数目少喝运行速度快高，特别是在高性能设计中，对于传统 CMOS 电路来说基 于TSPC电路时一种较好的选择。电路图的设计创立库与视图lab1 中创立的库与视图如果仍存在，那么没有必要再行创立，直接调用即可。在CIW 中选择Fileopen,在弹出窗口中选择如下：Library Name：

16、ZFCell Name： DView Name： Schematic点击0K，翻开Schematic Editing的空白窗口。以下步骤为创立库与视图的 过程。在命令解释窗口 CIW 中，依次选择 File NewLibrary，翻开 New Library 窗口。在New Library窗口中，Name栏输入库文件名ZF可以自定义，右 侧工艺文件Tech no logy File栏中，选择最下方的 Do n t need a techfile,点击 窗口左上角的 0K。在 CIW 中，选择 file new cellview，翻开 Create New File 窗口。在Create New

17、 File窗口中，Library Name选取为ZF与刚刚定义一致，Cell Name 设置为 D， View Name 选取为 Schematic， Tool 栏选取为 Composer-Schematic 点击 OK，弹出 Schematic Editing 的空白窗口。3.1.2基于TSPC原理的D触发器电路原理图电路如图 3-1 所示3-1基于TSPC原理的D触发器电路原理图3.2创立D触发器幅员3.2.1设计步骤在CIW中，选择FileOpen,参数设置如下：Library Name ZFCell Name DView Name layout点击OK，翻开design的空白窗口，以下

18、编辑将实现D幅员结构如下图。在LSW窗口中，选择poly drawing作为当前编辑层。选择Create Path或按盲键p，来绘制多晶硅栅体。在design窗口中，点击LMB，从坐标原点x = 0、y= 0到x = 0、y = 4.8 连线poly，之后双击LMB或按Return Enter键，完成栅体绘制。在LSW 窗口中，选择 ndiff drawing层为当前编辑层，选择CreateRectangle或按盲键r，用以绘制扩散区。在design窗口中，选择不在同一直线的任意两点，点击LMB形成矩形扩散区，矩形形状可在后续操作中调整。调整 ndiff 与 poly path选择 Windo

19、w Create Ruler或按盲键k，在设计窗口中参加 Ruler,以便精确控制幅员尺寸。按 Return 键或点击 LMB 完成 Ruler 的添加,可选择 WindowClear All37Rulers 或按盲键 K ,删除添加的 Ruler。选择EditStretch或按盲键s，在设计窗口中，使用LMB选择需要调 整的目标或目标的一局部，选择后以高亮显示，拖动鼠标至适宜位置后释放， 完成目标大小的调整。注意：调整 path 时，确保只有 path 的中线高亮显示，否那么，有可能将 path的宽度也进行了调整。绘制 Source 与 Drain在 LSW 窗口中，选择 matal1 作为

20、当前编辑层，选择 CreateRectangle 或按盲键 r ，绘制一个矩形，用以源区金属连接。在 LSW 窗口中，选择 contact dg 作为当前编辑层，选择CreateRectangle或按盲键r，绘制两个正方形，作为源区接触孔。按照设计规那么，调整 contacts 与 metal1 的位置。同时选择con tacts与metal1选择一个目标后按 Shift键，继续选择其 它目标，操作与 Windows系统相同，选择EditCopy或按盲键c，因为mos 器件的对称性，可通过拷贝完成漏区的绘制。点击高亮显示的被选目标实现拷贝，在空白处点击 LMB 实现粘贴。按照设计规那么，利用

21、Ruler 和 Stretch 调整幅员尺寸。选择Options Display或按盲键，点亮Axes，选择EditMove或按 盲键m。选择所有 D 幅员的组件，点击选中并放置到适宜位置。完成绘制后，选择 DesignSave 并关闭窗口。VBC!爲：.齐宀沧= . .,.MLIU 1 mc -；-芒一幅员如下Ea：土,W1II322器件规格此电路的掩膜幅员用0.35um COMS技术设计规那么如下图，nMOS晶体管的器件尺寸宽长比为W/Ln=(um/0.35um),p MOS晶体管的宽长比为W/Lp=um/0.35um)。幅员对应工艺的寄生参数可以通过电路提取决定。jJ- JiriAJaafc4 a4-. 上d A i A Jfa dL 4e-sJb Jta J*.人 Jh 几 丿iA * _ 一* . 4iA 4 i r A * Litt必0ffE 939j.0S.06B7.WS.0L；mfl超 时钟鶴号佈率为冈0时出时按于T5PC OFF牡躊的仿衣渡空设计规那么的验证及结果设计规那么的验证是幅员与具体工艺的接口， 因此就显得尤为重要，可以进行设计规那么验