专题六输入输出和中断

1、专题六输入输出和中断第1页，共75页，2022年，5月20日，1点45分，星期日1 输入/输出的基本概念2 输入/输出数据的传送方式 3 中断技术 MCS-51的中断系统 学会MCS-51中断程序设计及应用 学会与中断有关的硬件连线 本章重点及要求第2页，共75页，2022年，5月20日，1点45分，星期日5.1 输入/输出的基本概念5.2 输入/输出数据的传送方式 5.3 中断技术5.4 MCS-51的中断系统5.5 MCS-51对外部中断源的扩展 第五章输入/输出和中断第3页，共75页，2022年，5月20日，1点45分，星期日511 输入/输出设备512 输入/输出传送的信息 513 输

2、入/输出接口的作用及其类型514 I/O端口的编址方式 51 输入/输出的基本概念第4页，共75页，2022年，5月20日，1点45分，星期日521 无条件传送方式 （又称同步传送）522 查询式传送方式 （又称条件传送异步传送）5.2 输入/输出数据的传送方式523 中断传送方式524 DMA传送方式第5页，共75页，2022年，5月20日，1点45分，星期日531 中断的定义及必要性532 中断源533 中断的分类534 中断系统的功能535 中断处理过程5.3 中断技术第6页，共75页，2022年，5月20日，1点45分，星期日541 MCS-51的中断源和中断标志542 MCS-51对

3、中断请求的控制543 MCS-51对中断的响应和撤除544 MCS-51中断系统的初始化及应用 5.4 MCS-51的中断系统 MCS-51 的中断程序设计举例 MCS-51 的中断系统的结构第7页，共75页，2022年，5月20日，1点45分，星期日511 输入/输出设备 输入设备： 定义：往主机传送信息的设备 常用的输入设备： 键盘、鼠标、扫描仪、读卡机等 输出设备 定义：接收主机信息并送出信息呈现给人们的设备 常用的输出设备： 显示器、打印机、绘图仪等第8页，共75页，2022年，5月20日，1点45分，星期日外设与CPU是通过接口连接CPU接 口接 口外设1外设2地址总线 AB数据总线

4、 DB控制总线 CB第9页，共75页，2022年，5月20日，1点45分，星期日512 输入/输出传送的信息 数据信息 数字量 模拟量 开关量 状态信息表征外设状态 控制信息控制外设启停 在输入时，输入装置的信息是否准备好（Ready）； 在输出时 ，输出装置是否有空（Empty），若输出装置正在输出信息，则以Busy指示。 二进制形式表示的数或以ASC码表示的数或字符 。 模拟量必须先经过A/D转换才能输入计算机，计算机的控制输出也必须先经过D/A转换才能控制执行机构。 只要用一位二进制数即可表示的量，如电机的运转与停止，开关的合与断，阀门的打开和关闭等。第10页，共75页，2022年，5月

5、20日，1点45分，星期日513 输入/输出接口的作用及其类型接口电路的作用 锁存作用防止由于CPU速度快，外设慢而产生的丢数现象 隔离作用防止DB上的信息重叠 变换作用在CPU与外设之间进行信息类型、电平、传送接收方式变换 联络作用在CPU与外设之间进行联络，Ready, Busy第11页，共75页，2022年，5月20日，1点45分，星期日输出接口电路锁存作用输出接口中必须含锁存器接口电路(锁存器).锁存信号 写选通输出数据DB来自CPU速度匹配第12页，共75页，2022年，5月20日，1点45分，星期日输入接口电路隔离作用输入接口中必须含三态门接口电路(三态门).读选通信号输入允许输入

6、数据接口电路(三态门).输入数据DB防止信息重叠第13页，共75页，2022年，5月20日，1点45分，星期日1、 I/O接口的种类很多，有两种基本类型 串行I/O接口 并行I/O接口2、不可编程接口 例：74LS273、74LS373、74LS138 、74LS2443、可编程接口 例：8155、8255、8250、8253I/O接口的类型第14页，共75页，2022年，5月20日，1点45分，星期日514 I/O端口的编址方式 统一编址 I/O端口与内存储器采用一套地址，完全象存储器单元一样处理，使用访问存储器的指令。 如：movx 类指令 独立编址 采用一套与存储器不同的地址，利用/MR

7、EQ（存储器请求）和/IORQ（输入输出请求）， CPU 有专门的I/O指令 如：IN， OUT MCS51系列采用统一编址 片内RAM 与P0P3均用MOV指令 片外RAM与外扩口I/O口均用MOVX指令 第15页，共75页，2022年，5月20日，1点45分，星期日接口与端口接口：由一个或多个端口组成。端口：可被独立选通的I/O接口电路，简称口。端口地址：端口在系统中被分配的惟一地址，简称口地址。端口可分为： 输入端口CPU从中读取外设的状态或数据信息 输出端口CPU通过它输出控制信号或数据信息 状态端口CPU从中读取外设的状态信息 控制端口由CPU控制输出控制信号 数据端口 可以是输入数

8、据端口或输出数据端口 I/O信息都是通过数据总线传递的。 第16页，共75页，2022年，5月20日，1点45分，星期日521 无条件传送方式（又称同步传送） 应用于定时为已知的且 固定不变的低速I/O 无需等待的高速I/Omovx A,DPTRmovx DPTR,ADB三态门锁存器地址译码器地址译码器来自外设至外设ABRDWR无条件输入输出举例第17页，共75页，2022年，5月20日，1点45分，星期日MCS-51单片机内部的I/O口6.1.2 P1口 功能： P1口作通用I/O口 P1口也是一个“准双向”口，作输入口时要先将输出驱动管截止。 即先执行一条指令 MOV P1,#0FFH内部

9、结构：如图所示第18页，共75页，2022年，5月20日，1点45分，星期日1、无条件传送方式2、查询方式3、中断方式利用P1口实现三种I/O 传送方式 第19页，共75页，2022年，5月20日，1点45分，星期日1、无条件传送方式 1）无条件输出ORG 8000HLJMP MainORG 80F0HMain: MOV R7, #0 Loop: MOV R6, #0DJNZ R6, $DJNZ R6, $DJNZ R6, $DJNZ R6, $DJNZ R7, LoopCPL P1.0 CPL P1.1 CPL P1.2 CPL P1.3 CPL P1.4CPLP1.5 CPL P1.6 C

10、PL P1.7 SJMP MainEND8个发光二极管闪亮“0”亮“1”灭第20页，共75页，2022年，5月20日，1点45分，星期日思考题若使8个LED循环点亮如何修改程序？第21页，共75页，2022年，5月20日，1点45分，星期日1、无条件传送方式 2）无条件输入/输出 ORG 8000H AJMP MAIN ORG 8100H MAIN: MOV A,#0FFH MOV P1,A MOV A,P1 SWAP A MOV P1,A HERE：SJMP HERE END 第22页，共75页，2022年，5月20日，1点45分，星期日2、查询输出 ORG 8000H LJMP Main

11、ORG 8100HMain: JBP1.7,SETLEDCLRLED:CLR P1.0 CLR P1.1 CLR P1.2 CLR P1.3 CLR P1.4 CLRP1.5 CLR P1.6 SJMP MainSETLED: SETBP1.0 SETBP1.1 SETBP1.2 SETBP1.3 SETBP1.4 SETBP1.5 SETBP1.6 SJMP Main END第23页，共75页，2022年，5月20日，1点45分，星期日思考题若当P1.7=0时使8个LED向左/右两个两个的循环点亮，如何修改程序？若当P1.7=1时，使8个LED从中间向左右方向逐个点亮，如何修改程序？第24页

12、，共75页，2022年，5月20日，1点45分，星期日522 查询式传送方式 （又称条件传送异步传送） CPU查询外设状态信息(Ready,Busy)，条件 满足时，进行数据传送 程序简单 高速CPU查询低速外设 浪费CPU时间，效率低 输入接口原理图 输出接口原理图 程序流程图第25页，共75页，2022年，5月20日，1点45分，星期日输入接口原理图地址译码器QRD三态缓冲器锁存器输入设备5V选通信号RD口地址PORTD译码PORTS译码D6Ready状态信号DB外设准备好，置入状态信号 Q=1CPU读数据口时清掉状态信号第26页，共75页，2022年，5月20日，1点45分，星期日输出接

13、口原理图外设收到CPU数据后以“应答信号”清掉状态信号CPU写入数据后，置入状态信号 Q=1口地址地址译码器QRD5V应答信号WR锁存器输出设备PORTD译码PORTS译码状态线Busy状态信息D6RDDB第27页，共75页，2022年，5月20日，1点45分，星期日条件传送方式程序举例Test:mov DPTR,#PORTS movx A,DPTR anl A,#40H jz Test ；(jnz Test) mov DPTR,#PORTD movx A,DPTR ;输入 (movx DPTR,A；输出)0/1状态信号D6输入端口状态准备好？传送信息YESNOReady=1Busy=0(A)

14、查询举例第28页，共75页，2022年，5月20日，1点45分，星期日523 中断传送方式中断：要求进行输入、输出的外设，发出就绪信号给CPU，作为中断请求，打断CPU正在进行的工作，即中断CPU正在执行的程序。 中断过程 中断方式与查询方式比较 提高了CPU的效率 CPU与外设可并行工作 CPU可及时响应外部事件第29页，共75页，2022年，5月20日，1点45分，星期日中断过程 外设发出中断请求信号 CPU(有条件)响应中断进行中断服务(执行中断服务程序，执行响应I/O操作)中断返回(继续执行原程序)第30页，共75页，2022年，5月20日，1点45分，星期日中断方式与查询方式CPU占

15、用时间比较打印机打印时间数据传输时间查询等待时间数据传输时间执行主程序中断服务时间中断方式查询方式外设工作第31页，共75页，2022年，5月20日，1点45分，星期日 利用DMAC(DMA控制器)实现成组、大批量的数据在内存和外设之间的快速传送。 DMA过程： 优点：速度快 缺点：硬件复杂，成本增加524 DMA传送方式第32页，共75页，2022年，5月20日，1点45分，星期日DMA过程外设向DMAC发DMA申请 DMAC向CPU发BUSRQ CPU发BUSAK响应 DMAC发存储器地址和读写信号 DMA控制结束，恢复CPU对总线控制BUS外 设接 口DMACCPU存储器第33页，共75

16、页，2022年，5月20日，1点45分，星期日存储器CPU I/O接口外 设DMA控制器第34页，共75页，2022年，5月20日，1点45分，星期日531 中断的定义及必要性定义：所谓中断是指中央处理器CPU正在处理某件事的时候，外部发生了某一事件，请求CPU迅速处理，CPU暂时中断当前的工作，转入处理所发生的事件，处理完后，再回到原来被中断的地方，继续原来的工作。这样的过程称为中断。 第35页，共75页，2022年，5月20日，1点45分，星期日必要性及应用中断功能便于实现1分时操作2实时处理3故障处理4.主机与外设之间的速度匹配 CPU和外设同时工作；CPU可以通过分时操作启动多个外设同

17、时工作，统一管理。大大提高了CPU的利用率，也提高了输入、输出的速度。 当计算机用于实时控制时，中断是一个十分重要的功能。现场的各个参数、信息，需要的话可在任何时候发出中断申请，要求CPU处理；CPU就可以马上响应（若中断是开放的话）加以处理。这样的及时处理在查询的工作方式是做不到的。 计算机在运行过程中，往往会出现事先预料不到的情况，或出现一些故障：如电源突跳，存储出错，运算溢出等等。计算机就可以利用中断系统自行处理，而不必停机或报告工作人员。第36页，共75页，2022年，5月20日，1点45分，星期日 外设中断请求 实时时钟中断请求 控制对象中断源 故障引起的中断 人为设置的中断532

18、中断源 人为设置的中断，不是随机的，故称为自愿中断。强迫中断引起的中断都是随机。第37页，共75页，2022年，5月20日，1点45分，星期日533 中断的分类 1. 可屏蔽中断（Maskable Interrupt） 2. 非屏蔽中断（Non Maskable Interrupt） 3. 软件中断（Software Interrupt） INT NMI 第38页，共75页，2022年，5月20日，1点45分，星期日MCS-51就是具有可屏蔽中断功能的一类CPU。中断类型 中断请求信号 可屏蔽中断 INT中断请求输入线上输入非屏蔽中断 NMI中断请求输入线上输入软件中断 用中断指令使CPU响应

19、中断中断类型 CPU响应中断的方式可屏蔽中断 开中断指令 响应 关中断指令 屏蔽INT上来的低电平中断请求非屏蔽中断 CPU必须予以响应，不能由软件指令屏蔽软件中断 CPU只要执行这种指令，完成相应的中断功能第39页，共75页，2022年，5月20日，1点45分，星期日534 中断系统的功能 中断系统包括中断源的产生、中断判优、中断查询、中断处理等实现这一全过程的硬件和软件。中断技术对中断全过程的分析、研究及实现的方法第40页，共75页，2022年，5月20日，1点45分，星期日中断判优多中断源同时发出中断请求，CPU根据中断的优先级判断优先执行的中断请求。中断嵌套CPU正在执行主程序CPU正

20、在执行低级中断服务程序CPU正在执行高级中断服务程序挂起的中断第41页，共75页，2022年，5月20日，1点45分，星期日中断查询 软件查询 硬件查询中断优先级链式电路中断优先级编码电路三态门DB+中断请求 A L mov DPTR,#PortI movx A,DPTR RLC A JC ASV RLC A JC BSV ASV: BSV: 先查询的优先级高硬件申请软件查询第42页，共75页，2022年，5月20日，1点45分，星期日中断处理中断响应条件 CPU处于开中断状态：51内部有中断允许触发器EA EA=0 禁止中断；EA=1 开放中断。 中断响应过程 中断响应：停止现行程序， 转向

21、中断处理程序入口地址 关中断 （MCS-51响应中断后，不自动关中断) 保护断点 （自动将断点地址压入堆栈） 执行中断处理程序第43页，共75页，2022年，5月20日，1点45分，星期日执行中断处理程序 保护现场保护中断服务程序中用到的寄存器和状态标志的内容 中断服务相应的中断源服务，完成一定的I/O操作 恢复现场完成中断服务后，将保存在堆栈中的现场数据恢复 开中断和中断返回RETI (中断返回指令）push PSWpush ACCpush DPHpush DPL pop DPLpop DPHpop ACCpop PSW请看P159图5-22第44页，共75页，2022年，5月20日，1点4

22、5分，星期日（1）设置中断请求触发器( 又称中断标志触发器) 每个中断源需有一个中断请求触发器, 保持中断请求信号 ，直至CPU响应这个中断后，才可清除中断请求。 当中断请求触发器为“1”状态时（Q=1），表示有中断产生；Q=0表示没有中断产生。 中断响应条件CPU响应中断的条件主要有以下几点：设置中断请求的情况 CPU 中也要有中断标志触发器，有中断请求则置1。 第45页，共75页，2022年，5月20日，1点45分，星期日（2）需设置中断屏蔽触发器(又称中断允许触发器） 每一个中断源的接口电路中需增加一个中断屏蔽触发器，只有当此触发器为“1”时，中断源的中断请求才能被送出至CPU 。 具有

23、中断屏蔽的接口电路 第46页，共75页，2022年，5月20日，1点45分，星期日 （3）中断是开放的 在CPU内部有一个中断允许触发器EA。只有当EA为“1”时（即中断开放时），CPU才能响应中断；若EA为“0”（即中断是关闭的），这时外部有中断请求，CPU不会响应，EA的状态是可以用指令来控制的（称为可编程的）。 （4）需设中断优先级触发器 在CPU内部要设置中断优先级触发器，以实现嵌套； 在各中断源中也要设一个中断优先级触发器，由指令置位/复位，以表示本中断源在中断系统中的优先级。 （5）CPU在现行指令结束后响应中断 在开中断情况下，若中断源有中断请求，CPU也并不是立即响应，只是当正

24、在执行的指令运行到最后一个机器周期T状态时，CPU才采样中断源。若发现有中断请求，则把内部的中断标志锁存器置“1”，然后下一个机器周期不进入取指周期，而进入中断周期 。 第47页，共75页，2022年，5月20日，1点45分，星期日MCS-51 的中断系统的结构EX0EX1ET0ET1ESEAPX0PX1PT0PT1PS第48页，共75页，2022年，5月20日，1点45分，星期日5.4.1 MCS-51的中断源和中断标志 MCS-51 共有5个中断源 外部中断0 外部中断1 T/C0溢出中断 T/C1溢出中断 串行口中断第49页，共75页，2022年，5月20日，1点45分，星期日外部中断请

25、求0、1 中断请求信号输入引脚：外部中断0请求引脚：INT0(P3.2)外部中断1请求引脚：INT1(P3.3)INT08031INT1电平触发：低电平边沿触发：负边沿 中断请求信号 外部中断请求信号触发方式选择（IT0/1位）SETB IT0 外部中断请求标志位、中断允许位、优先级选择位：INT0/1IT0/1=0 IT0/1=11IE0/1EX0/1EAPX0/101高低第50页，共75页，2022年，5月20日，1点45分，星期日D7D0TF1TF0IE1IT1IE0IT0TCON IT0（IT1)：外部中断请求0(1)的触发方式选择 IT0=0 电平触发方式；IT0=1 边沿触发方式

26、IE0(IE1)：外部中断请求0(1)的中断申请标志 IT0=0 CPU每个机器周期采样/INT0，若/INT0=1 则IE0=0 否则/INT0=0， IE0=1申请中断 IT0=1 若第一个机器周期/INT0=1，第二个机器周期/INT0=0，则IE0=1申请中断，否则IE0=0 转向中断服务时边沿触发方式下IE由硬件清零 转向中断服务时电平触发方式下硬件不清IE，待申请信号撤消。第51页，共75页，2022年，5月20日，1点45分，星期日T/C0、T/C1溢出中断D7D0TF1TF0IE1IT1IE0IT0TCON TF0：51片内定时/计数器0溢出中断请求标志。 定时/计数器0溢出时

27、，TF0由硬件置1 CPU 响应中断时 自动清零 TF0 TF0 也可软件清零 TF1： 51片内定时/计数器1溢出中断请求标志第52页，共75页，2022年，5月20日，1点45分，星期日串行口中断 RI：串行口接收中断标志 RI=1串行口接收中断 TI：串行口发送中断标志 TI=1串行口发送中断 RI、TI 由硬件置位 必须由软件清零 SCOND7D0RITI第53页，共75页，2022年，5月20日，1点45分，星期日5.4.2 MCS-51 对中断请求的控制第54页，共75页，2022年，5月20日，1点45分，星期日 总结中断源的各个触发器(p163)表5-1）中断源中断标志1/0中

28、断允许1/0中断级别1/0外部INT0IE0 (TCON.1)EX0(IE.0)PX0 (IP.0)外部INT1IE1(TCON.3)EX1(IE.2)PX1 (IP.2)定时器0TF0(TCON.5)ET0(IE.1)PT0 (IP.1)定时器1TF1 (TCON.7)ET1(IE.3)PT1 (IP.3)串行口RI (SCON.0)TI (SCON.1)ES (IE.4)PS (IP.4)CPU标志EA (IE.7) 寄存器： TCON、SCON 、IE 、IP 复位后，这四个寄存器均为00H。第55页，共75页，2022年，5月20日，1点45分，星期日若设置串行口和定时器/计数器1为高

29、级中断： SETB PS SETB PT1问：设置后，那个中断源的优先级最高？ 那个中断源的优先级最低？答： 设置后，优先级的顺序为： TF1 RI/TI INT0 TF0 INT1 高级低级同级默认顺序复位后(IP)=00H5个中断源均为低级中断，同级默认顺序： INT0 TF0 INT1 TF1 RI/TI第56页，共75页，2022年，5月20日，1点45分，星期日5.4.3 MCS-51对中断的响应与撤消 MCS-51中断响应的基本条件 MCS-51中断响应过程 MCS-51中断响应时间 MCS-51中断请求的撤消第57页，共75页，2022年，5月20日，1点45分，星期日MCS-5

30、1中断响应的基本条件 51 CPU 中断受阻的条件： CPU 正在处理相同或更高级中断 现行的机器周期不是所执行指令的最后一个机器周期 正在执行的指令是访问IE、IP或RETI指令 在执行上述指令后至少再执行一条指令，才可能响应中断。 MCS-51的中断响应的基本条件： 首先要有中断源发出中断申请； 中断总允许位EA=1，即CPU允许所有中断源申请中断； 在中断源寄存器TCON和SCON中，申请中断的中断标志位为1， 即此中断源可以向CPU申请中断。第58页，共75页，2022年，5月20日，1点45分，星期日A 51CPU自动完成： CPU先在每个机器周期的S5P2期间，对各中断源重复进行查

31、询，并设置相应的中断标志位 。 如果中断响应条件满足，且不存在中断阻断的情况，则CPU就响应中断。 硬件生成长调用指令自动地把断点地址压入堆栈保护，并随之将对应的中断入口装入程序计数器PC，使程序转向该入口地址，以执行中断服务程序。A 用户必须完成： 在这些入口地址存放一条无条件跳转指令，使程序跳转到用户安排的中断服务程序起始地址上去 。 MCS-51响应中断的过程第59页，共75页，2022年，5月20日，1点45分，星期日MCS-51 的中断响应过程中断源 入口地址 同级中断优先级 IE0 0003H TF0 000BH IE1 0013H TF1 001BH TI/RI 0023H 中断

32、入口地址表第60页，共75页，2022年，5月20日，1点45分，星期日低级中断源的中断服务程序用户编程设计CLR EASETB EA第61页，共75页，2022年，5月20日，1点45分，星期日MCS-51 的中断程序设计举例例5-2请根据图6-2的支持电路，编出CPU响应INT0上中断时的主程序和中断服务程序。P1口中断方式传送第62页，共75页，2022年，5月20日，1点45分，星期日 ORG 0000H AJMP MAIN ORG 0003H LJMP EX1SVR ORG 0100HMAIN:MOV SP#6FH SETB IT0 SETB EX0 SETB EA SJMP $;等

33、待中断EX1SVR: PUSH PSW PUSH ACC MOV A,#0FFH MOV P1,A MOV A,P1 SWAP A MOV P1,A POP ACC POP PSW RETI END初始化部分第63页，共75页，2022年，5月20日，1点45分，星期日答：将子程序入口地址压入堆栈，因为它是CALL指令的 转移目标地址， 而不是CALL的下一条指令地址。问：响应中断后什么地址压入堆栈？答：将 SJMP $ 指令的转移目标地址压入堆栈。即 中断在本 指令处产生，本指令的目标地址是本指令地址。问：若中断在CALL指令执行后产生， 响应中断后什么地址压入堆栈？问：若要控制中断的次数，

34、在主程序中采用 CJNE R7,#10,NEXT指令，NEXT标号应写在什么语句上？答：将NEXT标号写在本指令上。 即：NEXT:CJNE R7,#10,NEXT；等待中断 必须在中断服务程序中用INC R7指令更新R7的值。 R7的初值在主程序的初始化部分置入。第64页，共75页，2022年，5月20日，1点45分，星期日子程序与中断服务程序的区别 对强迫中断的服务程序具有随机性 要考虑可能在程序的什么指令处发生， 要保护什么内容，才能保证返回断点后正常工作。 对人为设置的软件中断与子程序调用的区别 返回指令不同 子程序返回用RET 中断服务程序返回用RETI 处理内容不同，中断一般处理I

35、/O操作。 RETI 恢复中断逻辑 转向中断服务是由CPU通过硬件产生的LCALL指令第65页，共75页，2022年，5月20日，1点45分，星期日544 MCS-51中断系统的初始化及应用1、MCS-51中断系统的初始化中断系统初始化步骤为： 1）CPU开中断或关中断； 2）某中断源中断请求的允许或禁止（屏蔽）； 3）设定所用中断的中断优先级； 4）若为外部中断，则应规定低电平还是负边沿 的中断触发方式。 第66页，共75页，2022年，5月20日，1点45分，星期日 解： (1)采用位操作指令 SETB EA ；CPU开中断 SETB EX1 ；开/INT1中断 SETB PX1 ；令/I

36、NT1为高优先级 CLR IT1 ；令/INT1为电平触发 (2)采用字节型指令 MOV IE，#84H ；开/INT1中断 ORL IP，#04H ；令/INT1为高优先级 ANL TCON，#OFBH ；令/INT1为电平触发 IT1=0 例5-1请写出/INT1为低电平触发的中断系统初始化程序第67页，共75页，2022年，5月20日，1点45分，星期日 (1)主程序 主程序除了用来对MCS-51本身中断系统初始化外，还经常用来对具有中断功能的外部扩展的可编程I/O接口、可编程内部定时器/计数器T/C0、T/C1和可编程内部串行口等初始化，程序如下： ORG 0000H AJMP MAI

37、N MAIN： ； MAIN为主程序首地址 复位后，其PC的内容被强迫置成0000H 上电启动，CPU就执行0000H单元的指令 必须在0000H单元放一条跳转到主程序的跳转指令, 实现了上电自动转向主程序2、程序设计方法第68页，共75页，2022年，5月20日，1点45分，星期日（2）中断服务程序 中断服务程序是一种具有特定功能的独立程序段，它为中断源的特定要求服务，其一般低级中断源程序编写格式如下： ORG ZDRK AJMP INTVS INTVS:CLR EA PUSH ACC PUSH 01H SETB EA 中断服务 CLR EA POP 01H POP ACC SETB EA RETI中断服务程序入口地址：ZDRK 0003H 000BH 0013H 001BH 0023H 高级中断服务程序的设计GJZHD: CLR EA 保护现场