电子技术基础数字部分

1、5锁存器和触发器教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理存器、触发器的动态特性概述1、触发器与时序逻辑电路：数字电路中除组合逻辑电路外，还包括另一类具有功能的电路时序逻辑电路.触发器是时序逻辑电路的基本逻辑单元。时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。2、锁存器与触发器共同特点：都具有0和1两个稳定状态，一旦状态被确定，就能自行保持，即长期一位二进制码，直到通过外部信号的作用才有可能改变不同点：锁存器-对脉冲电平敏感，它们可以在特定输入脉冲电平作用下改

2、变状态。E触发器-对脉冲边沿敏感的电CP路，其状态只有在被称作时钟脉冲的上升沿或下降沿的变化瞬间才能改变。CP双稳态单元电路5.15.1.1双稳态的概念双稳态单元电路1 、电路结构反馈G1介稳态Q稳态稳态QG2112、数字逻辑分析G 1G 110V O1 V O1 VV1I10I11QQ1011Q10QVV I2V O2 V O2 I2G 2G 2定义Q=0为电路的0状态，而当Q=1时则为1状态。电路具有或1位二进制数据的功能。13. 模拟特性分析VO1= VI2VI1= VO2VO1稳态点dec介稳态ba稳态点0VI11I215.2 锁存器5.2.1 SR锁存器1. 简单的SR锁存器1) 工

3、作原理R=0、S=0状态不变0G100G10Q1Q11R S10QQRS100若初态 Q n = 1若初态 Qn = 0G21G21+VDD或非门或非门G1G2T3T6RST2T5R=0、S=1置1无论初态Q n为0或1，触发器的次态为为1态。 信号后新的状态将被下来。 0 G1 0 G11011QRRQG21QQS S0001若初态 Q1若初态n = 1Q n = 0G21 置0R=1 、 S=0无论初态Q n为0或1，触发器的次态为为0态。 信号后新的状态将被下来。 1 G1 1 G10001QRR1QQQSS1110若初态 Q0若初态n = 1Q n = 0G21 G21 S=1 、 R

4、=1状态不确定Q n、Qn无论初态Q n为0或1，触发器的次态都为0。此时如果两个输入信号同时发生由0到1的变化，则会出现所谓竞争现象。由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。01Q 1 G10RQS0约束条件:SR = 01G212）逻辑符号与逻辑功能逻辑功能表QSS不变RRQn :电路的初态Q置0信号输入前的状态置1Q n1:电路的次态信号输入后的新态非定义状态因此，称S为置1端，R为置0端，都是有效RQ nQn 1S000011110011001101010101010011非定义非定义3）工作波形QS00010SS1000000RQ QRRQ不变置1不变 置

5、1不变 置0不变的SR锁存器4）用与非门、100011S +R = 0约束条件:RSQQ11不变不变011001画工作波形方法：1. 根据锁存器信号敏感情况,确定状态转换时间2. 根据触发器的逻辑功能确定Qn+1。QQ工作波形能直观地表示其输入信号与输出的时序关系。SRS101 0111 0R111 1 101 0Q 0Q不1定不变 置1 不变 置1不变 置0 不变置1开关起始状态:接B,5、应用举例= 0S =1Q=0+5VR-去抖动电路悬空时 R = 1S=1RQ不变vO开关接A时振动,Q=1t0vOt1开关转接A,+5V= 1S =0Q=1Rtt0t1S悬空时间开关接 B振动SRQ+5

6、V100k1 74H C T 0S2QASB100kR+5 V5、应用举例FF31 DRS01&3Q3-四位数码寄存器FF2RS0 D21第一步：清0(cr=0,LD=0)0&Q2数码输入FF1置00态不变S=1S=1R=0R=1RS01D&11Q1FF0RS10D0&第二步：置数(cr=1, LD=1)0Q0CrLDD3D2D1D0 =1010置1 输入1输入2. 逻辑门控SR锁存器电路结构：由简单SR锁存器和使能信号控制门电路组成。RE S1R E11SQQG4G2&Q41QE1&QQ3G1G3国标逻辑符号电路结构2、工作原理E=0：状态不变Q3 = SQ4 = RE=1：状态发生变化。S

7、=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0S=1，R=1：Qn+1= 逻辑门控SR锁存器的E、S、R的波形锁存器的原始状态为Q = 0，试画出Q3、Q4、Q和Q 的波形。1234ESRSRQ3Q4QQ3、 逻辑功能的几种描述方式：2) 特性方程1) 逻辑功能表 （E=1）n 1= fS(n )R QQRQn00011110S01次态S0n 1nQRQ SR约束条件010011SRQnQn+1说 明00000101状态不变00110100置011000111置1111101状态不定逻辑功能表3)状态转换图SRQnQn+1说 明状态不变S=0 R=1置

8、0S=0R=xS=x R=010置1S=1 R=0111101状态不定4、)工作波形E=1期间的S 、 R信号影响触发器的状态。E=0为低电平期间其状态不变。同步RS触发器真值表SRQn+100110101Qn 01逻辑功能的四种描述方式:功能表、特性方程、状态转换图 、波形图。ESR QRE S1R E11SQQ5.2.2 D锁存器1. 逻辑门控D锁存器S = DR=SE=0E=1不变D=0D=1S =0S =1R=1R=0Q = 0Q = 1D锁存器的功能表E1101D功能0不变不变保持001置110置2. 传输门控D锁存器(a) 电路结构(b) E=1时(c) E=0时TG1导通，TG2

9、断开Q = DTG2导通，TG1断开Q 不变CCG1DTG1QTG1CTGC CTG201QG3CG4 G2110101 CE111(c) 工作波形CG11TGQDDTGC CTGECTGQQQCG3G4G211EC13. D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。T4.典型集成电路74HC/HCT373的功能表L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。工作模式输 入锁存器状态输 出OELEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和输出HH5.3触发器的电路结构和工作

10、原理1.锁存器与触发器锁存器在E的高(低)电平期间对信号敏感EE触发器在CP的上升沿(下降沿)对信号敏感在VerilogHDL中对锁存器与触发器的描述语句是不同的CPCP 5.3 触发器的电路结构和工作原理5.3.1边沿触发器1. 电路结构主锁存器从锁存器 CCG1 QQQTG1TG3主锁存器与从锁存器结构相同G311TGTGDTG4TG2C CC CTGTGCCTG1和TG4的工作状态相同QG2G4TG2和TG3的工作状态相同C1CPC2. 由传输门组成的CMOS边沿D触发器工作原理：C(1) CP=0时:=1，C=0，DTG1导通，TG2断开输入信号D 送入主锁存器。Q跟随D端的状态变化，

11、使Q=D。TG3断开，TG4导通从锁存器维持在原来的状态不变。CPC C1工作原理：(2) CP由0跳变到1 :C=0，C=1，主锁存器从锁存器CC G1 QQQTG11TG3D=XG31011TGTGD0TG2TG4CCC CC CTGTG1CCCPQG2G4TG1断开，TG2导通输入信号D 不能送入主锁存器。主锁存器维持原态不变。TG3导通，TG4断开从锁存器Q的信号送Q端。触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号112. 由传输门组成的CMOS边沿D触发器工作特点：在CP低电平期间信号，CP的上升沿状态变化。（2） D触法器的逻辑功能逻辑功能表Qn+1=D特性方程状态转换图

12、0011D=1D=001D=1 D=0DQ nQn 101010011对CP上升沿敏感的边沿触发器工作波形CPDC1 1DQQ对CP下降沿敏感的边沿触发器工作波形逻辑符号CPQDQC1 1D2. 典型集成电路74HC/HCT7474HC/HCT74的功能表直接置1直接置0完成D功能具有直接置1、直接置0，正边沿触发的D功能触发器SC1 1D RSC2 2D R输 入输 出S DRDCPDQQLHHLHLLHLLHHS DRDCPDQn+1Q n 1HHLLHHHHHL已知触发器的输入波形，试对应画出Q端输出波形SDSC1QCPD RD1D RQCPRD SDD Q维持阻塞触发器5.3.2电路结

13、构与工作原理1.G1由3个SR锁存器组成&Q1响应输入D和CP信号G5QS2&根据S R确定触发器的状态&QG2CPG3Q3&RQ&G6C&Q4DG45.1.4 维持阻塞D触发器2、工作原理Q4= DQ1 = DCP = 0GQn+1=QnD信号存于Q4DQ1GQS12&5QG 0 PCG2Q&RQ3 1G6DQ4DGD 信号进入触发器,为状态刷新作好准备4Q n 1D当CP 由0跳变为1在CP脉冲的上升沿，触法器按此前的D信号刷新G&QD1GQ1S2 D&50QGPCG2Q&3DR01QG6&0QD4DG当CP =1 D信号不影响 S 、R的状态，Q的状态不变置1维持线GQ置0 阻塞线01G

14、Q1S02&5QGPCG21Q&R3 0Q1G置0维持线Q4D在CP脉冲的上升沿到来瞬间使触发器的状态变化D 触发器的逻辑功能表工作波形CPDQD0011Q n0101Qn100112. 典型集成电路SD&Q SRDDQCP D&Q&CQRD&DSC11D R5.2.4触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。保持时间脉冲宽度建立时间DtHtSUtCWttLTcminQ传输延时时间传输延时时间QttLHC DC1 1DQQDtHtSUtWCPTcmintt LHQQttLH建立时间tSU ：保证与D 相关的电路建立起稳定的状态，

15、使触发器状态得到正确的转换。保持时间tH：保证D状态可靠地传送到QDtHtSUtWCPTcmintt LHQQttLH触发脉冲宽度tW传输延迟时间t：保证各门正确翻转。：时钟脉冲CP上升沿至输出端新状态H和tL稳定建立起来的时间最高触发频率fcmax：触发器都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。触发器的逻辑功能5.3J K 触发器&J11DC1QQ1&KCD JQ KQ DQQn 1 JQ KQn 1Qn= 0Qn= 1Qn+1= 1Qn+1= 1Qn= 0Qn= 1Qn+1= 0Qn+1= 1置1不变Qn= 0Qn= 1Qn+1= 0Qn+1= 0Qn=

16、 0Qn= 1Qn+1= 1Qn+1= 0翻转置01JC1 1K 特性方程2、 JK 触发器的逻辑功能KQ n00011110J功能表00001Qn1 JQnKQn010状态转换图J=X K=1J=X K=0J=0 K=X10J=1 K=XJKQnQn+1说 明状态不变置 0置 1翻 转01001101JK触发器真值表JKQn+1工作波形0001Qn0J K 触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号J K。1101 1QnCPQ1010JKCP0110KQQ1J C1 1KJJ CP K RDQQ画出触发器的工作波形SDCPRDSDJKQ1C1 1K R S逻辑符

17、号T触发器T1TQTQCP CQQ特性方程Qn 1 TQnTQn功能表状态转换图T=1T=0T=001T=1TQ nQ n 10011010101101JC1 1K T触发器上升沿触发的T触发器逻辑符号Q1QCP QQ时钟脉冲每作用一次，触发器翻转一次。特性方程1JC1 1K C5.3触发器的逻辑功能上升沿触发的不同功能的触发器S CPR1SQC11RQ下降沿触发的不同功能的触发器S CPR1SQC11RQT1TC1QQCPJ CPK1JC1 1KQQT1TC1QQCPJ CPK1JC1 1KQQDCP1DC1QQDCP1DC1QQ5.3.4D触发器功能的转换1.D 触发器J K 触发器JDQQ组合电路Qn1 JQnKQnKCQn+1 = D&JDQKJ11DQQ1&KCC11DC12. D 触发器T 触发器Qn+1 = DTDQQQ组合电路n T1QnTnCTQDQTQTCQTCQQ=1DC1=11DC11DC13. D 触发器T 触发器Qn+1 = DDQnCP1D