《数字电路与逻辑设计》第七章 半导体存储器

1、 第七章 半导体存储器目的与要求：1、熟悉存储器的一般结构和工作原理。2、理解各类RAM的存储原理、读写原理及时序。3、掌握存储单元、字、位、地址、等基本概念以及 存储容量扩展的一般方法。4、熟悉存储器设计逻辑电路的原理和方法。重点与难点：1、存储器的分类及容量的计算。2、各类RAM的读写及时序分析3、用ROM设计组合逻辑电路的方法第七章 半导体存储器7.1 概述7.2 随机存取存储器（RAM）7.3 只读存储器（ROM）7.4 存储器的扩展7.5 用ROM实现组合逻辑函数7.1 概述一、 半导体存储器的特点与应用二、 半导体存储器的分类存储器：用以存储二进制信息的器件。特点：集成度高、可靠性

2、高、外围电路简单且易于接口。应用：存放程序、数据、资料等。按照存储功能划分如下：7.1 概述三、 半导体存储器的主要技术指标1.存储容量：存储器所能存放信息的多少，存储容量越大则存储的信息越多，系统的功能越强。用位(bit)表示存储器容量，位数即存储器所需要的单元数。用字节(byte)或者字节的倍数 ，表示存储容量。2 读写参数： 存储器的读写参数是存储器最重要的参数之一，只有按照严格的时序对存储器进行读写，才能保证存储器的工作正确。 写入时间：从提出写请求到最终把数据写入到存储器之间的时间间隔；读出时间：从提出读请求到数据在输出端上数据有效之间的时间间隔；7.1 概述读写周期：前后两次读或两

3、次写之间所要求的最小时间间隔。 存储器读写时序示意图 7.2 随机存取存储器（RAM）一、 存储器的结构（1）地址译码器：将寄存器地址对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。存储器的结构7.2 随机存取存储器（RAM）（2）存储单元数字系统中的RAM一般要由多片组成，而系统每次读/写时，只针对其中的一片或几片，因此还应加片选信号 。（3）片选与读写控制电路水平选择线可以选择一行单元，称为字线（Word line，也称为数据线）,而把一列单元连接到输出电路的线称为位线(bit line)。 存储矩阵由许多存储单元排列组成，每个存储单元存放一位二值信息。读/写控制信号用于对

4、电路工作状态进行控制。时，执行写操作； 时，执行读操作。7.2 随机存取存储器（RAM）二、 静态随机存取存储器SRAM （1）SRAM存储单元 四管构成的SRAM存储单元 SRAM 4管存储单元结构位线上的一对互为反相信号可以通过M3和M4向触发器置数，也就是写入过程。存储的数据也可以通过管子M3和M4向位线B和-B传送，即所谓的读出过程。7.2 随机存取存储器（RAM） 六管构成的SRAM存储单元6T-SRAM CMOS电路 两个反相器（M1,M5和M2,M6构成两只反向器）组成的反馈环路。 解决了4T-SRAM存储单元的静态功耗问题。 CMOS结构提高了存储的可靠性和抗干扰能力。 7.2

5、 随机存取存储器（RAM）当没有外界信号作用时，双稳态电路可以长久保持其所处的某种稳定状态，所以也就称之为静态存储器。双稳态电路工作原理 7.2 随机存取存储器（RAM）（2）SRAM的工作过程. 数据写入 当写入数据为“1”时，晶体管M3，M4导通，位线将强制对a点电容充电，对b点电容放电， M2和M5导通而M1和M6截止，单元中存储数据“1”。 写“0”时刚好相反，在位线B和-B上分别加低电平和高电平，门管打开，写入数据“0”。7.2 随机存取存储器（RAM）. 数据读出SRAM在进行读操作时，首先要保证两条位线B和-B都预充到相等的高电平。如果单元存“1”，即M2和M5导通而M1和M6截

6、止，位线B通过导通的MZ和门管M4放电，而位线B保持高电平，从而位线B和-B得到正向的电压差。 如果单元存“0”，则位线通过单元中导通的M1和M3放电，而位线-B保持预充的高电平。这样在两根位线上得到一个反向的电压差。7.2 随机存取存储器（RAM）. 保持数据在写入或者读出操作后，字线WL降为低电平，晶体管M3和M4截止，将上述稳态触发器和位线隔断，这样位线上电平变化不再影响触发器的状态。 7.2 随机存取存储器（RAM）（3）SRAM的分类SRAM存在多种类型，但是其种类的区分在接口上。 7.2 随机存取存储器（RAM） 异步的SRAM（Asynchronous SRAM）异步SRAM没有

7、的运行与输入信号的状态有关，并不与特定的时钟相关。 一种异步SRAM结构 7.2 随机存取存储器（RAM） SSRAM（synchronous SRAM）同步的SRAM有与微处理器同步的读、写周期，具有更快的访问速度。因此，同步SRAM可以应用于个人计算机和工作站上。 一种SSRAM结构 7.2 随机存取存储器（RAM）突发方式（Burst Mode） 突发是指不需要修改地址，可以连续地对SSRAM内的一片地址进行读/写。 SSRAM的时序示意图 第一个数据的地址放在了地址总线上，而其它三个数据块的地址则用内置的计数器改变，这样数据访问的速率与微处理器的时钟一致。 7.2 随机存取存储器（RA

8、M）流水式SRAM（Pipelined SRAM） 流水线SRAM在存储和输出之间加了一级寄存器，输出通道中的寄存器可以使管线式SRAM比标准的SRAM有更高的时钟频率，但是会造成更大的延时。流水线 SRAM 7.2 随机存取存储器（RAM）流水线式SSRAM与同步SRAM 在流水SSRAM中，四字的突发读周期需要5个时钟，而标准的SSRAM则用4个周期 为了避免总线的竞争，从写到读的转换过程，流水SRAM要求有一个周期的延时。7.2 随机存取存储器（RAM） 特殊的SRAM1、FIFO一种FIFO结构示意图7.2 随机存取存储器（RAM）2、多端口SRAM（Multiport SRAMs）一

9、个4个端口的SRAM存储器 7.2 随机存取存储器（RAM）三、 动态存储器DRAMDRAM 存储单元结构DRAM（Dynamic RAM, 动态RAM）是利用电容电荷而不是反馈环路来存储信息的，但是所存储的内容会因为电荷的泄漏而丢失，必须对单元进行周期性地读取和刷新。 (1) DRAM的存储单元 根据电压变化量的高低，判定数据线上的“1/0”。 7.2 随机存取存储器（RAM）（2）基本操作 存储器读操作DRAM读操作 7.2 随机存取存储器（RAM）. 存储器写操作DRAM写操作 7.2 随机存取存储器（RAM）. DRAM刷新DRAM存储器单元是电容器，它所包含的电荷可随着时间泄漏掉，导

10、致数据丢失。为了防止这一现象发生，必须对DRAM进行刷新，即必须周期性地在各个存储器单元上再存储电荷。刷新周期是指特定的时间周期，在这一周期中DRAM阵列中的所有行必须被激活和预充电（刷新）；刷新间隔是各行刷新操作之间的时间周期，这里假设各行刷新操作的时间分配是均匀的。刷新率定义为刷新时间除以所需的周期数。 7.2 随机存取存储器（RAM） (3) SDRAMSDRAM的信号沿用了DRAM中的很多信号，但是SDRAM将内部分为若干个存储块，这是SDRAM的一个很重要的特征。 下面以Micron SDRAM 存储器MT48LC128M4A2为例，介绍SDRAM的基本操作。 SDRAM 64Mb8

11、工作模式的内部结构 7.2 随机存取存储器（RAM）(1) 输入信号BA0-BA1：组输入信号，在ACTIVE, READ, WRITE和PRECHARGE命令下，决定四个组中的哪个组工作。A0-A12：地址输入信号。RAS#, CAS#：命令输入信号。CKE：工作时钟使能信号。DQM：是输入输出屏蔽(mask)信号。7.2 随机存取存储器（RAM）Micron SDRAM芯片管脚分配图 7.2 随机存取存储器（RAM）（2）SDRAM命令及其相关操作SDRAM命令一览表7.2 随机存取存储器（RAM）四、 模式寄存器在SDRAM芯片中，有一个模式寄存器，该寄存器用于定义SDRAM工作的特定模

12、式。可定义的参数包括：突发长度BL（Burst Length）选择，突发类型，CAS延时CL(CAS latency)，工作模式和写突发模式等。通过LOAD MODE REGISTER命令可以对模式寄存器进行编程。7.2 随机存取存储器（RAM）模式寄存器各位的含义 7.2 随机存取存储器（RAM）突发长度(Burst Length)：对SDRAM的读写访问是面向突发的，突发长度BL是可编程的。突发长度定义了一个READ或者WRITE命令访问SDRAM时候定义的最大的列单元数目。 当发出READ或者WRITE命令时，可以选择BL长度定义的若干列组成的块。当到达这个块的边界时，自动回到这列所设定

13、的位置。在不同的模式和配置方式下，由不同的地址线选择确定块地址，最低地址位用于选择块内的起始地址，全页突发模式下，如果达到一页的边界时，将回到页的起始地址。7.2 随机存取存储器（RAM）在不同的模式和配置方式下，列的起始位置突发长度配置方式地址2X4A1-A9,A11,A12X8A1-A9,A11X16A1-A94X4A2-A9,A11,A12X8A2-A9,A11X16A2-A98X4A3-A9,A11,A12X8A3-A9,A11X16A3-A97.2 随机存取存储器（RAM）突发方式(Burst Type)： 一次给定的突发访问可以按照交织或者顺序的方式进行，由模式寄存器的第三位决定。

14、一次突发的访问次序由突发长度决定，突发的类型和开始列地址由下表决定。 突发长度、起始地址和类型设置7.2 随机存取存储器（RAM）CAS 延时(CAS Latency)CAS延时与READ命令之间的时序关系7.2 随机存取存储器（RAM）工作模式（operations mode）写突发方式(Write Burst) 正常的工作模式通过将M7和M8设置为0选择的，M7和M8用于未来的工作模式或者测试模式，不应该使用这些预留或者测试的模式，以免导致未知的操作或者不兼容的工作方式。编程的突发长度可以用于READ和WRITE突发。当M9=0，BL通过M0-M2编程，可以用于READ和WRITE突发操作

15、。当M9=1，编程的突发长度只用于READ突发操作，而WRITE访问是非突发的，即按单元访问的。7.2 随机存取存储器（RAM）五、 初始化SDRAM在上电后，必须按照预先定义的方式进行初始化，否则SDRAM芯片不能正常工作。 （1）Active操作六 操作 ACTIVE命令和WRITE/READ命令之间的时序关系7.2 随机存取存储器（RAM）（2）读操作 （a）读命令（b）读命令与输出数据间隔 7.2 随机存取存储器（RAM）连续的READ突发操作 7.2 随机存取存储器（RAM）（3）写操作(a)写命令 (b)写突发 7.3 只读存储器（ROM）一、 一次性可编程只读存储器PROM(Pr

16、ogrammable Read Only Memory) PROM存储单元 只读存储器中存储信息在掉电后仍然存在。这类存储器应用非常广泛。 PROM允许通过专用的编程器，将数据 “烧录”到存储器中，这个过程叫做“编程”，烧录后的数据同样能维持断电后不丢失。7.3 只读存储器（ROM）PROM存储阵列 7.3 只读存储器（ROM）二、 基于EPROM技术允许用户利用编码器对器件反复编程、擦除，得到广泛地应用。这种器件是通过施加高压信号进行编程，将器件置于紫外线，就可以擦除其内容。 标准的晶体管和EPROM晶体管 增加了另外一个被称为浮栅的多晶硅 7.3 只读存储器（ROM）浮栅晶体管一个特征就是

17、它的阈值可以编程。 (a) 雪崩注入 （b）浮栅管符号图 (c) 移去电压后仍然保 留电荷 7.3 只读存储器（ROM）三、 E2PROM 存储器 电可擦除可编程只读存储器E2PROM (Electronically-Erasable Programmable Read-Only Memory)能逐个存储单元独立地擦除 (a) 浮栅隧道氧化管 (b) E2PROM的元件 隔离浮栅与沟道和漏极的那一小部分绝缘介质的厚度减少到大约10nm左右或者更薄 电子利用隧道穿越机理进入或者穿出浮栅 7.3 只读存储器（ROM）四、 Flash EEPROMFlash EEPROM 存储单元结构这种器件的擦除

18、和编程是以块为单位的，而EEPROM是以字节为单位的，所以Flash EEPROM的更新速度比EEPROM快。可以在系统中擦除EPROM的内容。 采用了一个薄的隧道氧化层（10nm）。7.4 存储器的扩展一、 位扩展方法如果一片存储器的字数已经够了，但是每个字中的位数不够，采用位扩展方法将多片存储器连接成更多位数的存储器。 例1：用10248位的RAM扩展成容量为102432位的存储器。解：所需要的存储器芯片数量为102432/10248 = 4片，连接方式：将4片的所有地址线、 片选线、读写控制线连接在一起，将所有的数据线拼接成32位数据。如图所示。7.4 存储器的扩展二、 存储器字扩展字扩

19、展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展，整个存储器位数等于单片存储器的位数。 例2：用4个256 8芯片经字扩展构成一个1K8存储器系统所需要的存储器芯片数量为1K8/2568 = 4片。 7.4 存储器的扩展在实际应用中，往往会遇到字数和位数都需要扩展的情况，方法是先进行位扩展（或字扩展）再进行字扩展（或位扩展），这样就可以满足更大存储容量的要求。 存储器的字位扩展结构 例3： 用2114(1K4)RAM芯片构成4K8存储器。7.5 用ROM实现组合逻辑函数PLD器件中常见到的表示方式 7.5 用ROM实现组合逻辑函数一、 PROMPROM是最早出现的PLD，它是由固定的“与”阵列和一个可编程的“或”阵列组成的。(a) PROM的组成 (b) 未编程的PROM结构固定连接可编程连接7.5 用ROM实现组合逻辑函数例1：用PROM实现 和 Y1=A+B的逻辑关系（a）真值表（b）阵列图7.5 用ROM实现组合逻辑函数例2：用PROM实现一个2位的