典型位微处理器解析

1、典型位微处理器解析掌握Intel 8086/8088的内部构造、内部存放器组、引脚功能、工作形式和存储器组织；理解Intel 8086/8088的工作时序和系统总线技术；理解80 x86微处理器及Pentium微处理器的构造及特点。本章主要内容2 典型16位微处理器8088、8086根本类似16位CPU、地址总线AB宽度20位差异：指令队列：8088为4字节，8086为6字节数据总线：8088有8根，8086有16根8088为准16位CPU:与当时已有的8位外设接口芯片兼容本课程主要介绍8088IBM PC采用31. 8088的内部构造执行单元 Execute Unit 总线接口单元 Bus

2、Interface Unit 48088的内部构造1 2 3 4 内部暂存器 IP ES SS DS CS输入/输出控制电路外部总线执行局部控制电路ALU标志存放器 AH AL BH BLCH CL DH DL SP BP SI DI通用存放器地址加法器指令队列执行部件(EU)总线接口部件(BIU)16位20位16位8位5总线接口单元BIU功能：从内存中取指令送入指令队列负责与内存或I/O接口之间的数据传送4个段寄存器(CS,DS,SS,ES)1个指令指针寄存器(IP)20位地址加法器（）4字节指令队列BIU部分控制电路组成6执行单元EU功能: 执行指令 从指令队列中取指令代码 译码 在ALU

3、中完成数据的运算 运算结果 的特征保存在标志存放器FLAGS中。算术逻辑单元（ALU）8个通用寄存器1个标志寄存器(PSW)EU部分控制电路组成78088的内部构造1 2 3 4 内部暂存器 IP ES SS DS CS输入/输出控制电路外部总线执行局部控制电路ALU标志存放器 AH AL BH BLCH CL DH DL SP BP SI DI通用存放器地址加法器指令队列执行部件 (EU)总线接口部件 (BIU)16位20位16位8位 BIU 功能：负责与内存、I/O 端口传送数据。从内存取指令送到指令队列；CPU执行指令时，要配合执行部件从指定的内存单元或者端口中取数据，将数据传送给EU；

4、把EU的操作结果存储到指定的内存或I/O口。81 2 3 4 内部暂存器 IP ES SS DS CS输入/输出控制电路外部总线执行局部控制电路ALU标志存放器 AH AL BH BLCH CL DH DL SP BP SI DI通用存放器地址加法器指令队列执行部件 (EU)总线接口部件 BIU)16位20位16位8位8088的内部构造执行部件 (EU) 功能：负责指令执行。组成：4个通用存放器：AX、BX、 CX、DX4个专用存放器：BP、SP、 SI、DI1个标志存放器算术逻辑单元：16 位加法器 执行部件控制系统： 接收从总线接口单元的指令队列中取来的指令代码，译码和向 EU 内各有关局

5、部发出时序命令信号，协调执行指令规定的操作。92.8088的内部寄存器Destination Index目的变址寄存器SIDIBPSPAX 累加器 AccumulatorBX 基址寄存器BaseCX 计数寄存器CountDX 数据寄存器DataAHBHCHDHALBLCLDLIP DSESSSCS数据段寄存器Data Segment附加段寄存器Extra Segment堆栈段寄存器Stack Segment代码段寄存器Code SegmentProcessor Status Word状态标志寄存器Instruction Pointer指令指针寄存器变 址寄存器段寄存器控制寄存器通用寄存器Sou

6、rce Index源变址寄存器Base Point基址指针寄存器Stack Point堆栈指针寄存器指 针寄存器数 据寄存器PSW101数据存放器 数据存放器包括累加器AX、基址存放器BX、计数器CX和数据存放器DX。这4个16位存放器又可分别分成高8位AH、BH、CH、DH和低8位AL、BL、CL、DL存放器。因此，它们既可作为4个16位数据存放器使用，也可作为8个8位数据存放器使用，在编程时可存放源操作数、目的操作数或运算结果。112段存放器 在8086/88系统中，访问存储器的地址由段基地址和段内偏移地址两局部组成。段存放器用来存放各分段的逻辑段基址，并指示当前正在使用的4个逻辑段，包括

7、代码段存放器CS、堆栈段存放器SS、数据段存放器DS和附加段数据存放器ES。123地址指针与变址存放器 地址指针与变址存放器一般用来存放主存地址的偏移量即相对于段起始地址的间隔 ，用于参与地址运算。BIU地址器中的内容与左移4位后的段存放器内容相加产生20位的物理地址。另外，它们也可作为16位通用存放器存放操作数或结果。地址指针与变址存放器包括堆栈指针存放器SP、基址指针存放器BP、源变址存放器SI和目的变址存放器DI。134控制存放器包括指令指针存放器IP和标志存放器FLAGS1.指令指针instruction pointer存放器IP：用来存放下一条要执行的指令在代码中的偏移地址。和CS段

8、存放器结合使用。2.标志存放器FLAGS：一个16位的存放器，用来表示当前的数据运算状态以及控制处理器状态或过程。143. 8088微处理器引脚与工作形式 为进步系统性能、耐用性及适应性，8086/8088 CPU设计为可工作在两种形式下，即最小形式和最大形式。(1)最小形式 最小形式用于由8086/8088单一微处理器构成的小系统。 15(2)最大形式最大形式用于实现多处理器系统，其中，8086/8088 CPU被称为主处理器，其他处理器被称为协处理器。例如：专用于数值计算的协处理器8087，专用于输入/输出操作的协处理器8089 本课程只介绍8088CPU，8086CPU类似于8088。1

9、6(3) 8088 的引脚信号及功能外部特性表如今其引脚信号上，学习时请特别关注以下几个方面：引脚的功能信号的流向有效电平三态才能17 8088的两种工作形式两种形式构成两种不同规模的应用系统最小形式构成小规模的应用系统单处理器系统8088本身提供所有的系统总线信号最大形式构成较大规模的应用系统多处理器系统，例如可以接入数值协处理器8087控制信号较多，8088和总线控制器8288共同形成系统总线信号188088的两种形式续两种形式利用MN/MX*引脚区别MN/MX*接高电平为最小形式MN/MX*接低电平为最大形式硬件决定工作方式两种形式下的内部操作并没有区别本书以最小形式展开根本原理IBM

10、PC/XT采用最大形式通常在信号名称加上划线（如：MX）或星号（如：MX*）表示低电平有效198088的引脚图12345678910111213141516171819204039383736353433323130292827262524232221 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GNDVCCA15A16 / S3A17 / S4A18 / S5A19 / S6SS0* (HIGH)MN / MX*RD*HOLD (RQ*/ GT0*)HLDA (RQ1* /GT1*)WR

11、* (LOCK*)M* / IO ( S2* )DT / R* ( S1* )DEN* ( S0* )ALE (QS0)INTA* (QS1)TEST*READYRESET8088双列直插式封装，40根引脚，工作电源+5V20最小形式的引脚信号数据和地址引脚读写控制引脚中断恳求和响应引脚总线恳求和响应引脚其它引脚21a. 数据和地址引脚AD7AD0Address/Data地址/数据分时复用引脚，双向、三态在访问存储器或外设的总线操作周期中，这些引脚在第一个时钟周期输出存储器或I/O端口的低8位地址A7A0其他时间用于传送8位数据D7D0 22a. 数据和地址引脚续1A15A8Address 中

12、间8位地址引脚，输出、三态这些引脚在访问存储器或外设时，提供全部20位地址中的中间8位地址A15A823a. 数据和地址引脚续2A19/S6A16/S3Address/Status地址/状态分时复用引脚，输出、三态这些引脚在访问存储器的第一个时钟周期输出高4位地址A19A16在访问外设的第一个时钟周期全部输出低电平无效24b. 读写控制引脚ALEAddress Latch Enable地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD7AD0和A19/S6A16/S3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来2

13、5b.读写控制引脚续1IO/M*Input and Output/Memory I/O或存储器访问，输出、三态该引脚输出高电平时，表示CPU将访问I/O端口，这时地址总线A15A0提供16位I/O口地址该引脚输出低电平时，表示CPU将访问存储器，这时地址总线A19A0提供20位存储器地址 26b.读写控制引脚续2WR*Write 写控制，输出、三态、低电平有效有效时，表示CPU正在写出数据给存储器或I/O端口RD*Read读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据 27b.读写控制引脚续3IO/M*、WR*和RD*是最根本的控制信号组合后，控制4种根本的总

14、线周期28b.读写控制引脚续4READY 存储器或I/O口就绪，输入、高电平有效在总线操作周期中，8088 CPU会在第3个时钟周期的前沿测试该引脚假设测到高有效，CPU直接进入第4个时钟周期假设测到无效，CPU将插入等待周期TwCPU在等待周期中仍然要监测READY信号，有效那么进入第4个时钟周期，否那么继续插入等待周期Tw。 29b.读写控制引脚续5DEN*Data Enable 数据允许，输出、三态、低电平有效有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动 DT/R*Data Transmit/Receive数据发送/接收，输出、三态该信号说明当前总线上数据的流向

15、高电平时数据自CPU输出发送低电平时数据输入CPU接收 30b.读写控制引脚续6SS0*System Status 0 最小组态形式下的状态输出信号它与IO/M*和DT/R*一道，通过编码指示CPU在最小组态下的8种工作状态：1. 取指5. 中断响应2. 存储器读6. I/O读3. 存储器写7. I/O写4. 过渡状态8. 暂停31INTRInterrupt Request 可屏蔽中断恳求，输入、高电平有效有效时，表示恳求设备向CPU申请可屏蔽中断该恳求的优先级别较低，并可通过关中断指令CLI去除标志存放器中的IF标志、从而对中断恳求进展屏蔽32c.中断恳求和响应引脚续1INTA*Interr

16、upt Acknowledge 可屏蔽中断响应，输出、低电平有效有效时，表示来自INTR引脚的中断恳求已被CPU响应，CPU进入中断响应周期中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断恳求已被响应、并令有关设备将中断向量号送到数据总线 33c.中断恳求和响应引脚续2NMINon-Maskable Interrupt 不可屏蔽中断恳求，输入、上升沿有效有效时，表示外界向CPU申请不可屏蔽中断该恳求的优先级别高于INTR，并且不能在CPU内被屏蔽当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断效劳主机与外设进展数据交换通常采用可屏蔽中断不可屏蔽中断通常用于处理掉电

17、等系统故障34d. 总线恳求和响应引脚HOLD总线保持即总线恳求，输入、高电平有效有效时，表示总线恳求设备向CPU申请占有总线该信号从有效回到无效时，表示总线恳求设备对总线的使用已经完毕，通知CPU收回对总线的控制权 DMA控制器等主控设备通过HOLD申请占用系统总线通常由CPU控制35d.总线恳求和响应引脚续1HLDAHOLD Acknowledge总线保持响应即总线响应，输出、高电平有效有效时，表示CPU已响应总线恳求并已将总线释放此时CPU的地址总线、数据总线及具有三态输出才能的控制总线将全面呈现高阻，使总线恳求设备可以顺利接收总线待到总线恳求信号HOLD无效，总线响应信号HLDA也转为

18、无效，CPU重新获得总线控制权 36e. 其它引脚RESET复位恳求，输入、高电平有效该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开场工作8088复位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0H37e. 其它引脚续1CLKClock 时钟输入系统通过该引脚给CPU提供内部定时信号。8088的标准工作时钟为5MHzIBM PC/XT机的8088采用了的时钟，其周期约为210ns 38e. 其它引脚续2Vcc电源输入，向CPU提供5V电源GND接地，向CPU提供参考地电平MN/MX*Minimum/Maximum组态选择接高电平时，8088引脚工作

19、在最小组态；反之，8088工作在最大组态 39e. 其它引脚续3TEST*测试，输入、低电平有效该引脚与WAIT指令配合使用当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进展测试：假设无效，那么程序踏步并继续测试；假设有效，那么程序恢复运行在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 404. 8086/8088的存储器组织 1 内存物理地址的形成2 逻辑地址与物理地址3 内存单元内容的存放及表示41取指令、存取数时，都要访问内存，被访问内存单元的地址由CPU提供。CPU送到AB上的20位的地址，就是物理地址。8088：20根地址线，可寻址1M

20、B，范围：00000H0FFFFFH。1 内存物理地址的形成DSESSSCSIP数据暂存器PSW标志存放器执行部件控制电路指令译码器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL存放器组指令队列总线接口控制电路运算器地址加法器 AB42物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H 存储器的操作完全基于物理地址。问题：8088的内部总线和内部存放器均为16位，如何生成20位地址？解决：存储器分段43高地址低地址段地址段地址段地址段地址最大64KB段i-1段i段i+1最小16B16位二进制数可表示216=65536=64

21、K个地址 范围：0000H FFFFH44b.物理地址的形成段地址:只取段起始地址高16位值，存放于段存放器CS、DS、ES、SS；偏移地址:段内某内存单元物理地址相对段起始地址的偏移值，通常来自于IP、SP、SI和DI中。0 0 0 0段地址（16位）段首地址（20位） 60002H00H12H60000H物理地址=段地址16+偏移地址物理地址=段地址10H+偏移地址45段地址 0 0 0 03 2 1 015 0偏移地址 基址加法器物理地址015019.20000H25F60H25F61H25F62H25F63H段地址: 2000H段内偏移地址: 5F62H逻辑地址与物理地址逻辑地址2FFFFH46BIU中的地址加法器用来实现逻辑地址到物理地址的变换8088 可同时访问4个段，4个段存放器指示了每个段的段地址16位段地址 16位段内偏移20位物理地址+16位20位000047段存放器:专门存放段地址代码段存放器:CS数据段存放器:DS堆栈段存放器:SS附加段存放器:ES 存储器8K代码 2K数据 2K堆栈02000H04800H04