刚开始用PSPICE仿真的时候容易遇到的问题

1、刚开始用PSPICE仿真的时候容易遇到的问题 刚开始用PSPICE仿真的时候容易遇到的问题刚开始用PSPICE仿真的时候容易遇到的问题真正的压力是自己给的，而不是别人；同样，你得到的成果也完全是你的，谁也拿不去。winston1：元件到哪里去找？元件当然是库里，但不是Capturer的库，而是PSpice的库。最抑好的办法是重新建一个PR抑OJECT，建的时候选择抑那个模拟和混合仿真的，然省后建一个新的SCH，这时省加载元件库的时候加载的是省PSPICE的库而不是C省apture的库了。路径省：CaptureLib省rarypspice。省重新加载库，重新Plac省e元件。直接从Captu省r

2、e中直接Copy过来，鹿是不行的，那些元件都是没鹿有模型的，RUN的时候会鹿在该元件的一个角上出现一鹿个绿色的小圆圈，点击它，鹿会出现这样的错误提示：N鹿o PSpiceTemp鹿late for U3,鹿ignoring。就是鹿没模型。下面是官方的说法鹿，不动手做一正步还真不好排理解：调用的器件必须有P排Spice模型。首先，调排用OrCAD软件本身提供排的模型库，这些库文件存储排的路径为Capture排Librarypspi排ce，此路径中的所有器件排都有提供PSpice模型排，可以直接调用。其次，若排使用自己的器件，必须保证排*.olb、*.lib售两个文件同时存在，而且器售件属性中必须

3、包含PSpi售ce Template属售性。2：激励源怎么加？一售般是这样，建一个GND，售从这里引出一个电流源或者售电压源，然后引出一个NE售T，和原理图上NET响应售。这样做的好处是不破坏原售理图，而且看起来方便。注拓意：PSPICE和CAP拓TURE的电源是不一样的拓，它长得和MULTISI拓M的差不多，是一个实体，拓而不是CAPTURE中的拓逻辑概念。3：怎么老提示拓FLOATING PIN拓？SCH NET中一定要拓有一个网络地，并且其名称恕一定要为“0”。如果没有恕，那么你连的再好，也总提恕示有N多引脚悬空。如果这恕儿没有问题了，还有这个提恕示的话，那么是什么地方没恕连好了。处理方

4、法：放大电恕路图观察，把所有可能的线恕都动动.4：元件管脚恕不让悬空？元件悬空管脚的琉处理：一般不能悬空。一般琉接一个上拉或者下拉电阻，琉给它一个固定的电平。一般琉按电路的功能给它接个10琉K的R然后接到VCC或者琉GND就可以了。5：什么琉是瞬态分析？例如分析一个琉555延时电路上电以后经琉过多长时间才发出一个高电恰平，那就是应该用瞬态分析恰。当然，时间要预先计算好恰。比如1.1RC=2s，恰结果仿真只做到1ms，那恰就看不到什么现象了。6：恰建立一个合适的仿真PRO恰FILE十分重要。7：直恰流分析的时候有个线性的东恰东很好用。8：输出怎么办淑？如果要看一点的电压，不淑用专门拉一个OUT出

5、来，淑PSPICE里有一个V的淑图标，把它点一下会出来一淑个电压探测笔，放到哪根线淑上就能测哪根线的淑淑篇篇电压波篇形了。电流的同理。开关电篇源PsPice仿真技巧及篇收敛性问题摘要：本文主要篇讲述了开关电源的Pspi篇ce仿真中，速度与精度的篇权衡，收敛性问题的常规解漂决方法。收敛性问题快速解妹决办法目前最最快速的办法妹，就是用16.0以上的版妹本，有自动收敛功能，能解妹决至少95%以上的收敛性妹问题。但对于原理，还是要妹需要了解下面一些知识。在妹做开关电源仿真时，经常会妹遇到收敛性的问题。我也在朽其中遇到各种各样的收敛性朽问题，根据我的经验和前辈朽的传授，下面我对这个问题朽进行一个说明。如

6、果在仿真朽时遇到收敛性问题，快速解朽决办法如下：设置.OPT朽ION设置里的一些选项。朽_ ABSTOL = 0朽.01 (Defaul幼t=1p)_ VNTOL幼= 10 (Defa幼ult=1)_ GMI幼N = 0.1n (De幼fault=1p)_ R幼ELTOL = 0.05幼(Default=0.幼001)_ ITL4 =渝500 (Defaul绣t=10)这些设置可以解绣决大多收敛性问题，当然如绣果电路中的错误，它是解决绣不了的。如果模型不够精确绣，上面的设置需要实时调整绣才能得到想要的结果。开关绣仿真中速度与精度的权衡开绣关仿真就是仿真时有很多重延复的周期性的上升下降信号延的仿

7、真，比如开关电源的仿延真。在这种仿真中，需要丢延弃一些仿真时间点，不然仿延真将会非常慢。而尽管如此延，开关电源的仿真还是非常延慢。这种仿真中，pspi延ce的时间步长会在一个很延大的步长范围内波动。这个延波动范围主要由一些设置限延定，比如RELTOL,A责BSTOL,VNTOL等责。因为它是线性迭代算法，责为了在信号的上升沿和下降责沿得到限定精度范围内的值责，在沿处理时，它需要提高责步长细度，否则难以得到限责定的仿真精度。因为一般可责信的仿真精度是不可能有太责大的误差的。为解决这种问责题，通常可以通过设置TR责TOL=25(DEFAU再LT 7),和TMAX，再将时间步长限定在开关周期再的1/

8、10到1/100之再间。这样做基本可以提高一再倍的仿真速度。当然精度应再该在可接受范围内。收敛性再问题在进行DC和瞬态仿真再时，SPICE会先给每一再个节点假定一个初始值，然再后通过误差范围内的数次迭芋代，最终得到一个误差范围芋内的结果，这个迭代次数也芋是有限定的，通过ITL来芋限定。如果在限定的迭代次芋数内没能得到误差范围内的芋结果，那么仿真器会产生收芋敛性的问题。在DC分析时芋会出现如“No conv芋ergencein DC芋analysis,”址“Singular ma址trix,” “GMIN址stepping fa址iled,” “Sour址ce stepping址failed.”

9、等提示，址同时，仿真也停止了。在瞬址态仿真中，仿真器会实时调址节时间步长以求能迭代出误址差范围内的结果，但如果在址设定的时间步长范围内没能址得到结果，仿真器会产生“讯Time step to讯o small”的提示。讯收敛性问题会以各种形式出讯现，但主要有以下三种根本讯原因：一、电路结构不当讯讯酗酗酗二、器件模型不当三、仿真酗器设置不当DC分析时，也酗有可能不正确的初始值设置酗、模型的不连续性（如果其酗中有理想开关）、不稳定的酗工作点、或虚的电路阻抗。酗瞬态仿真问题则主要是因为药模型的不连续性、不当的电药路结构、电源、或是寄生参药数等。如果电路的阻抗太高药或是太低都可能产生收敛性药问题。通常，

10、可以通过根据药问题的提示逐步调地节仿真药器的设置。这样做的不足之药处是它可能掩盖了电路不稳药定的真相。当然如果电路的殷模型建得足够好，是不会有殷收敛性问题发生的。常用方殷法：许多开关电源的仿真收殷敛性问题都可以通常设置.殷OPTION中的GMIN殷选项来进行修复。这个选项殷的作用是将方程矩阵保持在殷良好的状态下。其默认值是殷1p，通常将它设置到1n殷到10n之间就能解决大多曾收敛性问题。GMIN步增曾长方式是PSPICE和S曾PICE3中用来提高DC曾仿真收敛性问题的很好的方曾法。Pspice中将RE曾LTOL设置成大于0.0曾1也可能带来收敛性问题。曾设置ABSTOL大于0.嘘1u能解决电流

11、大于几安培嘘时的问题，但也可能带来更嘘多的问题。通常，在电路结嘘构进行调整时，可能需要进嘘行很多次不同的.OPTI嘘ON的设置，但一旦电路的嘘模型建得够好时，所有的问嘘题都没有了。如果实在不行嘘，可以将初始值都设置成0朽。最好的办法就是一行一行盏地看电路的网表，以修正其盏中的不发之处。大多收敛性盏问题都可能是软件的问题，盏但也还是有少部分时候是电盏路本身的问题，特别是对自盏己电路不十分了解的人。D盏C收敛性问题通常解决的办言法有以下几种：一、检查电言路的拓朴结构和电路连接1言、 确认所有器件都连对了言，包括极性。2、 确认语言法错误，包括单位没错（如言MEG和M的不同）3、谱确认所在节点对地都

12、有直流谱通路。4、 确认电源都是谱真实值，特别是沿处。5、谱确认受控源的正确性，如谱受表达式控制的源中，表达谱式中分子中不能有0二、将视ITL1增加到400三、享加入.NODESETs：享如.NODESET V(享6)=0。四、给二极管、享三极管SD极并一个大电阻享，用来模拟漏电流和实际的享沟道阻抗。五、用脉冲源模享拟直流源六、加入UIC在享TRAN仿真中。TRAN天收敛性问题一、 检查电路天的拓朴结构和电路连接二、天设置TELTOL=0.0天1或0.005三、设置I天TL4=500四、减小A天BSTOL和VNTOL。天五、靠近实际地建立电路模耍型，加入寄生参数等。六、耍减小升、降沿的速度。七

13、、耍加入UIC八、如果仿真器耍支持，将收敛方法改成GE耍AR。基本上我就是用了上耍面的方法解决了我遇到的问耍题。当然，目前，对于建模涂方面，还有不少的东西需要涂学习与研究。目前我所建立涂的模型还有很多问题，要么涂是涂涂涂涂不够精确，甚至于都不坯能正确工作；要么是仿真速坯度很慢，当然，开关电源本坯身的特点也决定了速度与精坯确度的矛盾性，但对于我来坯说，还是有很多东西需要提坯高。关于建模器件模型的正坯确建立，不仅要对器件的物坯理和电气特性有深入的理解坯，还需要对常用的应用电路坯有相当的熟悉程度。否则，硒建模，就是一个不可能完成硒的任务！器件的数据手册是硒建模的基础，但记住一条：硒“尽可能用最简单的

14、模型。硒”下面是一些小细节：一、硒越简单越好，复杂的模型会硒导致很慢的仿真速度。g电硒路。所以实际电路板的制作淖，还是非常重要的。三、一淖个部分一个部分地写电路中淖的模型，特别是器件模型较淖复杂时。四、对于可重用的淖模型，做成子电路。五、对淖模型要有好的说明文档，不淖然一段时间后，自己都不知淖道是怎么建立的，有什么功淖能。六、对于器件厂商提供徐的模型，在利用时要慎重考徐虑，最好是很好地验证。很徐多的都有很多限制甚至是不徐对的。七、半导体器件的模徐型中，一定要有结电容和传徐输时间参数。八、用.mo徐del来表示一个大的器件徐时，如果测试结果不够精确烛，可以改用子电路来表示。烛九、对于形为级的开关

15、电源烛器件模型，很多模型都是没烛有进行过完全测试的。能在烛一个工作点工作，但不一定烛能在所有点都能正确工作。烛CAPTURE到ALLE烛GRO的信号属性分配与差烛分对的建立现在的设计经常洲运行在ns级甚至更快的边洲缘速率。在如此快的速度下洲，在设计周期中尽早解决时洲序问题就变得尤其重要。处洲理好这个问题，就会使产品洲尽早上世。解决高速问题需洲要在原理图设计阶段早确认洲，早分析，早规范。现在C洲APTURE处理高速电气洲约束并使它们通过一个完整贞的FRONT-TO-BA贞CK流程，可以使新的GU贞I界面在属性编辑器PRO贞PERTY EDITOR贞中分配信号流属性，如PR贞OPAGATION_D

16、E贞LAY，RELATIVE贞_PROPAGATION贞_DELAY，RASTN贞EST_SCHEDULE贞等等。同样是出于尽早解决铸高速问题的目的，CAPT铸URE提供了在原理图绘制铸后建立差分对的功能。差分铸对属性表示一对FLAT网铸络将以一样的方式布线，信铸号关于同样的参考值以相反铸的方向流动。这使其抗干扰眨性得到增强，电路中的任何眨电磁噪声都将被移除。AL眨LEGRO SPB 15眨.5简介CADENCE公医司的ALLEGRO SP医B15.5软件对PCB板医级的电路系统设计流程包括医原理图输入，数字、模拟及医混合电路仿真，FPGA可医编程逻辑器件设计，自动布医局布线，印刷电路板图及生

17、医产制造数据输出，以及针对医高速PCB板电路的信号完睁整性分析等，从前到后提供睁了完整的输入、分析、版图睁编辑和制造的全线EDA辅睁助设计工具。一般设计流睁睁睁铱铱程如下：1铱设置CAPTURE工作参铱数2 制作元铱器件3 创建铱原理图设计4铱PCB设计预处理5需设置ALLEG需RO工作环境6需建立焊盘与元件封装符需号7 加载网需络表8 建立需板框，限制区域和板的叠层需9 定义设计荫规则10 元荫件布局11荫建立VCC和GND平面1荫2 交互式布荫线13 用S荫PECCTRA进行自动布荫线14 最优绣化布线15绣完成布线16绣产生坐标，报表17绣产生生产输出今绣天PSPICE的学到的东绣西和遇

18、到的问题希望这东西绣本就是可有可无的；因为，绣它所起的作用完全取决于你绣对待它的态度。Win绣ston1：二极管的输出绣特性2：三极管的输出特性绣曲线及放大倍数的测量3：绣如何利用Secondar绣y Sweep根据不同的咱参数一次扫描出几条曲线4咱：555延时电路怎么还是咱仿真得不对.5：7管脚咱的作用？怎么拉上拉电阻？咱.PSPICE咱的基本应用流程应该还是掌咱握了一点了，矛盾的重点马咱上转移到电路的设计上来了讯。总是有的.总是有的.讯.要没有阻力我们的生活还讯有劲么？.今天最后讯的心得：电脑不是人，它没讯有人的思维；电路设计还是讯要靠自己的大脑；记住，电讯脑只能仿真.所以，需要讯功能仿真

19、的电路在仿真之前讯，其基本工作状态和大概的讯流程应该是确定的。如果一朽个芯片你还不太熟悉它的用朽法，即使把它在电路搭出来朽那也是很危险的。最最后的朽心得：一个电子设计者应该朽对他设计的电路中的每一个朽元件每一个管脚每一根引线朽的作用工作状态都要了如指朽掌，就像一个男人了解他喜朽欢的姑娘一样。MMY，是朽不是因为没有认真谈过一场憎恋爱才导致我现在这种状态憎么？累了，先休息一下，明憎天接着来PSPICE中脉憎冲激励源的产生年少的时候憎容易一时冲动要去做某件事憎，然而不管你做了还是没有憎，你都将为之后悔比如憎结婚。winston锈利用PSPICE进行仿真锈时，如果需要脉冲激励源，锈比如方波，利用VP

20、ULS锈E是一种简便可行的办法。锈VPULSE在SOURS锈E库中，它有七个参数，如锈下：V1：低电平，如-5脏VV2：高电平，如+5V脏TD：第一个脉冲相对于0脏时刻的延迟时间，一般为一脏个非零值，如1s，2sT脏R：脉冲上升时间，如果为憎方波，则为0sTF：脉冲憎下降时间，如果为方波，则憎为0sPW：脉冲宽度，憎憎憎憎孕为上升到V2后到下降前的嘘宽度PER：脉冲周期，其嘘值要大于TR+TF+PW嘘，否则得到不想要的结果。嘘另外，PER如果不等于T嘘R+TF+PW，则多出的嘘部分其值为0；如果等于，嘘则为一个标准的方波。三角嘘波，梯形波等的产生同理；嘘电流源同理（IPULSE臃）。PSPIC

21、E仿真中遇臃到的一个小问题日积月累臃，积劳成疾winst臃on关键词：Cannot臃Iinialize P臃rofile；PSPIC臃E；ORCAD；CADE臃NCE；仿真；晚上弄到两责点多给死胖子做几份高频责电路的PSPICE仿真的责报告呵呵1：王大头还责在死胖子那里啊，怎么着也责得做个样子，也许死胖子心责情好的话会对大头好一点，责让大头安安心心地考完研吧责2：一定要死胖子请客的责哦怎么着我也加班熬夜到闸两点多为了一个又懒又笨的闸胖子做我好久没做的仿真闸3：吃饭挖苦倒还在其次，闸其实我给他做报告也是有私闸心的Cadence,O闸rcad,pspice已闸经有很久没用了何况又是闸高频非线性电路基本上都闸忘光了自己想练练手4闸：这回的板子一定要CAD越ENCE画出来的熟悉下越CAPTURE CIS越嗯不错，一举多得好越重新装上CADENCE，越这次装得奇快只用了二十越分钟LL难道电脑变快越了？好打开CAPTUR越E CIS，选中A/D越PROJECT，画好高频植小信号放大器一切就绪，植开始仿真点“Pspic植e”“New Sim植ulation Pr