杭电研一课件-9、DSP及DSP技术

1、第七章 DSP及DSP技术概述DSP技术(Digital Signal Process）DSP (Digital Signal Processing）DSP (Digital Signal Processor）-数字信号处理的理论和方法。-用于数字信号处理的可编程微处理器。-是利用专门或通用数字信号处理芯片，通过数字计算的方法对信号进行处理的方法与技术。 DSP芯片的主要特点： (1)哈佛结构； (2)流水线操作； (3)专用的硬件乘法器； (4)特殊的DSP指令； (5)快速的指令周期。 因此，DSP具有高速的运算能力。16位DSP比16位单片机单指令执行时间快810倍，完成一次乘加运算快1

2、630倍。DSP提高了FFT(快速傅里叶变换)和滤波器的运算速度。 一、DSP结构特点 DSP是专门设计用来进行高速数字信号处理的微处理器，大体结构同通用处理器，但其采用了很多专门的技术和措施来提高处理速度。下面对比讨论：1、改进的哈佛结构冯 诺依曼结构（Von Neuman) 指令、操作数存储在同一个存储空间，地址、数据总线只有一条，所以取指和取数据只能分时进行。如奔腾哈佛结构(Harvard) 程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。 可以实现同时取指令和取操作数，并行进行指令和数据的处理，大大提高速度。改进的哈佛结构 在哈佛结构的基础上，增加了程序存储器和数据存储器的

3、直接连接实现数据交换功能。速度更快！ 通用计算机基本上都用冯 诺依曼结构，现在的DSP无一例外地采用这种改进的哈佛结构！ 目前的水平达到90亿次浮点运算每秒。（9000MFLOPS）MFLOPS-Million Floating Operation Per SecondMIPS-Million Instruction Per Second2、流水线技术（Pipeline） 通用CPU是顺序执行，DSP采用流水线，所以很多指令只需要一个机器周期。（指采用流水线后的平均执行时间）奔腾中也有采用流水线的。3、独立的硬件乘法器 卷积、滤波、FFT等中具有大量的相乘累加的计算量，为了提高相乘累加的速度，

4、配有独立的硬件乘法器。 通用CPU中的乘法采用软件实现，需要若干个机器周期。 DSP中有硬件乘法器，用MAC指令（取数、乘法和累加）在单周期内完成。MUL BL ; ALBL7077时钟数 ADD CX , DX ; 3个时钟数 4、独立的DMA总线和控制器 有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，在不影响CPU工作的条件下，DMA速度目前已达800Mbyte/s. 通用CPU中也有DMA，但是总线是公用的，所以实际上在用DMA进行数据传输时，CPU基本上被挂起。DMADirect Memory Access5、CPU 通用微处理器的CPU 由ALU和CU组成，其算术运

5、算和逻辑运算通过软件实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。 DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加。TMS320C2xxx CPU 乘法运算：数据总线中读入数据放入T寄存器中，另一个数据从数据总线直接送乘法器进行相乘，结果存在P寄存器中。 加法运算：一个加数来自P寄存器即上面的乘积，另一个数据来自累加器（是上一此加法的结果），相加的结果存入累加器。T：Temporary RegisterP：Product RegisterCALU（中心算术逻辑单元）CPU内核图left shifter(0,1,4,-6) : 正数表示左移，负数表示右

6、移。CPU内部结构ALU5、移位 DSP可以在一个机器周期内左移或右移多个bit，可以用来对数据定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换。 通用微处理器的移位，每调用一次移位指令移位1bit。6、溢出 通用微处理器中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差。 DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止。7、数据地址发生器（DAG） 在通用CPU 中，数据地址的产生和数据的处理都由ALU来完成。 在DSP中，设置了专门的数据地址发生器（实际

7、上是专门的ALU），来产生所需要的数据地址，节省公共ALU 的时间。DSP内部主要部件8、外 设 时钟发生器（振荡器与PLLPhase Locked Loop） 定时器（Timer） 软件可编程等待状态发生器(片内向片外设备访问时采用) 通用I/O 同步串口（SSP）与异步串口（ASP） JTAG扫描逻辑电路便于对DSP作片上的在线仿真和多DSP条件下的调试。（了解DSP的工作状态）美国德州仪器 (TI) DSPTMS32010/32011/320C10/C14/C15/C16/C17TMS320 C20/C25/C26/C28TMS320 C30/C31/C32TMS320 C40/C44T

8、MS320 C5X/C54X/C2XX/C8XTMS320 C62X/C67X世界上最大的DSP芯片供应商！市场份额超过50！TMS320C2000DSP型号主要性能典型应用TMS320-C20X16位CPU，40位累加器，速度3252 MIPS，5640K位RAM，248K位ROM或Flash，64K位程序存储器，64K位数据存储器，1个定时器，2个串口等电话、数字相继、售货机等TMS320-C24X16位CPU，速度高达30MIPS，双500ns的A/D，16个PWM通道，4个定时器，32K位Flash，异步和同步串行接口，5个外部中断，4种低功耗模式等数字马达控制、工业自动化、电力转换系

9、统、空调等TMS320-C28X32位CPU，速度150MIPS，32位乘法器、累加器、定时器、寄存器，4K字ROM，18K字RAM，128K位闪存，多种接口，12位A/D等，最佳优化控制DSP等机器人控制、不间断电源和高密度硬盘驱动器控制，工业自动化，光纤网络照明设备等TMS320C5000DSP型号主要性能典型应用TMS320-C54X16位CPU，40位累加器，速度3252 MIPS，5640K位RAM，248K位ROM或Flash，HPI，McBSP，6通道DMA，集成Vertibi加速模块等有线和无线通信、IP、便携式信息系统、PDA、PCS、Modem、寻呼机、助听器等TMS320

10、-C55X16位CPU，速度400 MIPS，2个乘法器，2个累加器，160K位RAM，16K位ROM，具有EMIF、EHPI、定时器、McBSP等，性能是C54X的5倍，功耗是其1/5低功耗和高性能使其成为无线电话手机和其他便携式电子产品的优秀开发平台TMS320C6000DSP型号主要性能典型应用TMS320-C62X16位CPU，速度12002400 MIPS，2个乘法器和6个ALU，4512K位RAM，4384K位ROM，1个HPI或扩展总线，1个EMIF，4个DMA，2个定时器，23个串口等无线通信基站、XDSL、网络系统、中心局交换机、数字音频广播等TMS320-C67X32位CP

11、U，支持IEEE浮点格式，600M1G FLOPS，2个乘法器和6个ALU，64K位RAM，64K位ROM，HPI，EMIF，4个DMA，2个定时器，2个McBSP等通信基站数字波束形成、医学图象处理、语音识别、3-D图象处理等TMS320-C64X具有时钟1.1GHz的DSP内核，扩展并行性支持4组8位/2组16位指令，速度可达48008800 MIPS，32位CPU，1024 KB SRAM，64通道DMA，多种接口，维特比，Turbo译码器协处理器有线与无线宽带网络和数字图象，3G无线基站，智能天线处理，MPEG4视频处理，数学医学影像与机器视觉系统TMS320C2XX片内存储器及总线P

12、AB : 程序地址总线 PRDB : 程序数据读总线DRAB : 读数据地址总线 DRDB : 读数据的数据总线DWAB : 写数据地址总线 DWEB : 写数据的数据总线DARAM : Dual Access RAM SARAM : Single Access RAMTMS320C5409Arithmetic Logic Unit 16bit中间值 从数据存储器取16bit字数据 中间缓存寄存器T temporary register 从数据存储器取32bit字数据 Acc是40bit,可以取40bit数据 CSSU（compare select and store unit）专为通信上应用

13、广泛的Viterbi(维特比)译码准备的工艺上看（线宽微米）：0.350.25 0.18 0.15功耗上看（mw/MIPS）：1.981.13 0.72 0.57ADI DSP系列ADS-21XX系列芯片ADSP2100（AD公司DSP）乘法器、哈佛结构、总线、数据地址发生器、串口、定时、主机接口和外部总线MotorolaMotorola公司是全球生产DSP的三大公司之一。1987-1990年器件的DSP56000系列，程序和数据字长为24位，处理器采用双哈佛结构，包括一个片内程序存储器和2个分离的片内数据存储器，当时钟频率为27MHz时，可执行13.5MIPS。20世纪90年代开始，推出16

14、位定点DSP56100系列、DSP56800系列、DSP56800E系列、MSC8100系列，这一系列产品中集成了32位的RISC处理器，主要用于移动通信。DSP56300系列是基于24位内核的定点DSP，注重DSP与MCU结合。1997年推出32位浮点处理器DSP96001/96002。MOTOROLA DSP56000特点：24位乘法器、数据存储器两块、Alaw、law（语音压缩用）、sin函数表、定时器和事件计数器Lucent DSP1628朗讯公司DSP,16BIT定点Lucent DSP1600 core特点：CACHE（高速程序缓存） 、加法器二、DSP分类专用与通用DSP通用型D

15、SP芯片具有较丰富的硬件接口和很强的可编程性，适用于开发和研究。专用DSP芯片是针对某种具体应用而设计的，其运算是用硬件直接实现的，其内部结构规则简单，达到很高的数据吞吐率；片内有许多并行工作的运算单元，因此专用DSP在做指定运算时，速度远高于通用DSP。常见的有FFT专用DSP、卷积/相关器、复乘加器和求模/相角等。 DSP分类定点DSP和浮点DSP浮点功耗比定点高，所以应用受影响。定点手机，浮点机站 浮点格式用指数形式表示，其数据表示范围比用小数形式表示的定点格式要大得多，定点DSP中经常要考虑的溢出问题，在浮点DSP中基本上可以不考虑。 为了保证尾数的精度，浮点DSP基本上做成32bit

16、的，其总线、寄存器、存储器等的宽度也相应是32bit的。 浮点DSP的速度更快，尤其是作浮点运算。 浮点DSP的价格高，开发难度也更大。多处理器接口 TMS320C40有6个8bit的接口，使多个处理器可以很方便的并行或串行工作，ADI公司的ADSP21160也有类似的接口。TMS320C40多处理器接口ADSP-21160的通信口多处理器接口TMS320C30这是一款80年代的浮点DSP 芯片。 60ns单周期指令执行时间 33.3MFLOPS的浮点运算速度 16.7MIPS的指令执行速度 片内4Kx32bit单周期内可访问两次的ROM 两个1Kx32bit单周期内可访问两次的RAM 64x

17、32bit指令CacheTMS320C30 指令及数据字长32bit，地址宽度24bit（16M寻址空间） 40/32bit浮点/整数乘法器及ALU 8个以40bit扩展精度寄存器尾基础的Acc 32桶形移位器 2个地址发生器，8个辅助寄存器和2个辅助寄存器计算单元 片内DMA控制器，使I/O与CPU并行工作TMS320C30 单周期内并行的ALU及乘法指令 零开销循环，单周期分支 两个外部接口 两个串口支持8/16/32bit数据传输 两个32bit定时器 工艺：1m CMOSTMS320C30TMS320C30内核TMS320C30总线TMS320C30 DMALucent DSP32C3

18、2位浮点DSPADSP-21160两个加法和乘法，可以并行地执行。ADSP-21160 100MHz,10ns指令周期 峰值600MFLOPS,连续400MFLOPS的浮点运算速度 4Mbit片内双口SRAM,由核处理器、主机或DMA独立访问 DMA控制器支持：14个零开销DMA通道，64bit后台DMA传输，与全速运行的处理器并行ADSP-21160 700Mbytes/s I/O速率 4GW片外寻址能力 6个连接口，作多处理器应用 2个50Mb/s串口支持独立的发送与接受TMS320C6701CPU内部结构发生了很大的变化TMS320C6701 CPU内部 单指令字长为，个指令组成一个指令包，总字长为。芯片内部设置了专门的指令分配模块，可以将每个指令包同时分配到个处理单元，个单元可同时运行。个并行处理单元采用超长指令字(VLIW)结构VLIW：Very Long Instruction Word TMS320C6701L Unit (Logic) 32/40bit的定点算术运算和比较运算 32/64bit的浮点算术运算和比较运算 （单精度和双精度） 32bit定点逻辑运算 定点与浮点之间的转换 64到32bit浮点转换TMS320C6701S Unit (Shifting) 32bit的定点算术运算 32/40bit的移位浮点及32bit位域的运算 产生分组和常数 32/6