STM32的FSMC扩展SRAM的时序测量及配置

1、STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置目录1.STM32F103的FSMC扩展SRAM时序介绍及测量2.STM32F2/F4的FSMC扩展SRAM时序介绍及测量3.IS61LV25616高速SRAM的时序配置4.EM681FV16AU中速大容量SRAM的时序配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/301.STM32F103的FSMC扩展SRAM时序介绍及测

2、量1.1时序介绍在扩展SRAM时，一般使用模式1或模式A,模式A与模式1的主要区别有两点:模式A时，读写的时序可以独立调整；模式A时，NOE在地址建立延时以后才变为有效。模式1与模式A的配置上仅EXTMOD位不同。因此，在STM32的固件库里面并没有模式1，只有模式A,当不使用扩展模式时就是模式1。Figure189.ModeAreadaccessesA25:0MemorytransactionNBL1:0NExNOEHighNWE以1.上是读时序图，从上图可以看到：1datadriven；bymemoryFSMC扩展SRAM基本时间单位为HCLK。I2.地址建立时间为ADDSET+1,其中A

3、DDSET3数据设置为DATSET+1，其中DATSET的取值范围是1二15。在数据就绪后，还要2个HCLK周期用于读取数据。4.015。川巴坠cyclesHCLKcyclesDatasampIedDatastrobeaSTM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30另外，在读操作完成后，还会插入6HCLK用于等待数据总线恢复高阻状态。STM32的FSMC扩展SRAM的时序

4、测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30以1212.最短写入时间为3HCLK。QATAST+1)HCLKcyclesdatadrivenbyFSMC；.上是写时序图，从上图、.地址建立时间为ADDSet+i，其中Adds*的取值范围是.数据设置为DATSET+1,其中DATSET的取值范围是115。（ADDSET+1）HCLKcycles根据读写时序图我们可以计算出STM32F103的FSMC在扩展SR

5、AM时:最短读取时间为5HCLK。1.2时序测量STM32F103的最高主频为72Mhz，计算出每个HCLK的周期为13.89ns。在测试中，我们设置地址建立时间为0,数据建立时间为1,BUSTURN设置为0（即读等待为6HCLK）,没有使用扩展模式（即模式1）。CPU访问总线宽度配置为16位，在测试中，程序连接存取4次，以下测量图。注：黄线线为CS，蓝色线分别为NOE和NWE。STM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置测试图： bitwriteAuthor:aozima2012/4/30测试图： #bitwriteAuthor:aozim

6、a2012/4/30RIGOLSTOP240U2-00USCH2-2.00USTime50-00ns0*224-0ns-Mid=69.00ns:+Wid(l)=69.0ns测试图：8bitreadSTM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置测试图： bitwriteAuthor:aozima2012/4/30测试图： #bitwriteAuthor:aozima2012/4/30-Mid=70.00ns:+Wid(l)=69.0nsRIGOLSTOP240U2-00USCH2-2.00USTime50-00ns0*224-0ns测试图：16b

7、itreadSTM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置测试图：32bitDMAreadAuthor:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：32bitwriteAuthor:aozima2012/4/30测试图：32bitread从测试图看到：位宽读操作读间隔写操作写间隔8位和16位69ns(5)69ns(5)42ns(3)82ns(6)32位82ns(6)82ns(6)82ns(6)82ns(6)DMA读写测试FSMC的配置不变，把CPU读写操作改为

8、DMA读写操作，因总线为16位，所以没有进行8位DMA操作。注：黄线线为CS，蓝色线分别为NOE和NWE。测试图：16bitDMAread-Mid=42.00ns:+Wid(l)=125.0nsRIGOLSTOP240U2-00USCH2-2.00USTime50-00ns0*176-0ns测试图：16bitDMAwrite图从测试图看到：位宽读操作读间隔写操作写间隔16位69ns(5)152ns(11)42ns(3)126ns(9)32位140ns(10)152ns(11)84ns(6)84ns(6)1.在32位操作时，虽然需要以16位操作两次，但自动使用连续读写，提高了性能。1.2.3带宽

9、计算CPU访问(ADDSET=O,DATSET=1,BUSTURN=O)位宽读操作读间隔读性能写操作写间隔写性能8/16位69ns(5)69ns(5)14.4Mbyte/s42ns(3)84ns(6)16Mbyte/s32位84ns(6)84ns(6)24Mbyte/s84ns(6)84ns(6)24Mbyte/sDMA访问()位宽读操作读间隔读性能写操作写间隔写性能8/16位69ns(5)152ns(11)9Mbyte/s42ns(3)126ns(9)12Mbyte/s32位140ns(10)152ns(11)13.7Mbyte/s84ns(6)84ns(6)24Mbyte/sSTM32的F

10、SMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：32bitwriteAuthor:aozima2012/4/30实际测试数据(ADDSET=O,DATSET=1,BUSTURN=O)：趨COM1-PuTTY-RT-ThreadOperatingSystem/|1.0.1buildApr302012200-2011Copyrightbyrt-threadteamfinshtienchiiaark:()3ENCHMARK_

11、SIZE:B192byte3ENCHMARK_LOOP:4096-3.tentickspeedinternalsrantt3bitwrite:3279.7-3Mb7te/sext皂mailsranoi3bitwrite:4207.filMbyte/sinternal3rarai3bitread:4207.lMbyte/sexternalsrantt3bitread:8393.SlMbte/sint皂zmailsranoiIfibitwrite:1319.3Mb7te/sexternal3rarailbitwrite:21015.23Mbyte/sinternalsranttlbitread:2

12、1015.23Mb7te/sext皂mailsranoiIfibitread:4207.filMbyte/sinternal3rarai32bitwrite:10530.47Mbyte/sexternalsrantt32bitwrite:14022.SSMbte/sint皂zmailsranoi32bitread:9334.40Mb7te/sexternal3rarai32bitread:2811.93Mbyte/sinternalsranttmemsetwrite:26123.07Mb7te/sext皂mailsranoimentis皂匸write:14022.-BSMbyte/sexter

13、naltointernalmemcpy:16020.OOMbyte/sSTM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：32bitwriteAuthor:aozima2012/4/30datadrivenbymemory:DATASTHCLKcycles从1.2.3.ai2.STM32F2/F4的FSMC扩展SRAM时序介绍及测量2.1时序介绍STM32F2/F4与STM32F103一样也支持模式1和模式A

14、,其定义完全一样。与之不同的是STM32F2/F4提高了FSMC的性能。扩展SRAM时的读取时间如下：Figure392.ModeAreadaccesses.上面的读时序图FSMC扩展SRAM基本时间单位为；HCLK(地址建立时间为ADDSET，其中ADDSET的取值范围是115。数据设置为DATSET,其中DATSE写入时序如下:datadrivenbyFSMCHCLKcycles从1.2.、上面的写时序图可以看!、地址建立时间为ADDSEt,其中ADpSET的取值范围是数据设置为DATSET，其中DATSET的取值范围是皿(DATAST+1)HCLKcycles另外关于两次读写间隔：当不使

15、用扩展模式时，会在读操作结束后插入BTR-BUSTURN+2HCLK；在写操作结束后插入BTR-BUSTURN+1HCLK。当使用扩展模式时，在读操作结束后插入BTR-BUSTURN+2HCLK；在写操作结束后插入BWTR-BUSTURN+1HCLK。NOTE:在实际测试时发现，当使用扩展模式时，在写操作结束后不管设置为多少，始终插入8.5ns(1HCLKcycle心6ns)的延迟。根据读写时序图我们可以计算出STM32F2/F4的FSMC在扩展SRAM时:最短读取时间为1HCLK。最短写入时间为2HCLK。2.2时序测量STM32F2的主频最高为120M,F4的最高主频为168M,在测试中，

16、为了观察方便，把地址和数据建立时间都设置为4,BUSTURN设置为1，使用扩展模式，计算得到的速度如下:型号理想最高读取速度理想最高写入速度本例测试读取速度本例测试写入速度F28.3ns1HCLK16.6ns2HCLK66.4ns8HCLK75ns9HCLKF46ns1HCLK12ns2HCLK48ns8HCLK54ns9HCLK使用STM32F4做测试，主频168M，按上表设置地址和数据建立时间，及操作间隔。2.2.1CPU访问总线宽度配置为16位，在测试中，程序连接存取4次，以下测量图注：黄线线为CS，蓝色线分别为NOE和NWE。测试图：8bitreadSTM32的FSMC扩展SRAM的时

17、序测量及配置STM32的FSMC扩展SRAM的时序测量及配置测试图：32bitreadAuthor:aozima2012/4/30测试图：32bitreadAuthor:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30RIGOLSTOP240UCH1-2-00US2.00USTime50-00ns0*220-0nsCurR=0-00sHU33240ns!AX!=240ns!1ZAX!=4ITHHh测试图：8bitwriteRIGOLSTOP240UCH1-2-00US2.00USTime50-0

18、0ns0*220-0nsCurR=0-00sHU33240ns!AX!=240ns!1ZAX!=4ITHHh测试图：16bitwriteSTM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30测试图：32bitwrite从测试图看到：位宽读操作写操作8位48ns(8HCLK)54ns(9HCLK)16位48ns(8HCLK)54ns(9HCLK)32位

19、48ns(8HCLK)X254ns(9HCLK)X2与103对比，在32位操作时，需要16位操作两次，耗费的时间是16位的两倍。2每两次读取操作之间的间隔时间约为17ns,修正测量误差取近似值为18ns，即（1+2）HCLK。因每两次写入操作之间的间隔比较短，超出了仪器的测量范围，我们根据多次写入的总时间计算得到每两次写入的间隔时间约为6ns（1HCLK）。DMA读写测试FSMC的配置不变，把CPU读写操作改为DMA读写操作，因总线为16位，所以没有进行8位DMA操作。注：黄线线为CS，蓝色线分别为NOE和NWE。STM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM

20、的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30测试图：16bitDMAread测试图：32bitDMAreadSTM32的

21、FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置测试图：32bitDMAwriteAuthor:aozima2012/4/30测试图：32bitDMAwriteAuthor:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30因写入间隔太短，已经超出仪器的测量范围，因此我们采取连续多个写入周期的方式。测试图：16bitDMAwriteSTM32的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/

22、4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30因受测量仪器性能所限，通过CPU写入与DMA写入的时序对比，我们得到如下数据：每两次读取操作之间的间隔时间依然约为18ns，即3HCLK。因每两次写入操作之间的间隔比较短，超出了仪器的测量范围，我们根据多次写入的总时间计算得到每两次写入的间隔时间依然约为6ns，即1HCLK。带宽计算CPU访问与DMA性能基本一致(独占访问模式下)理论极限性能(ADDSET=1,DATSET=O,BUSTURN=0)位宽读操作读间隔读性能写操作

23、写间隔写性能16位或32位6ns(1)12ns(2)112Mbyte/s12ns(2)6ns(1)112Mbyte/s某高速SRAM(ADDSET=2，DATSET=3，BUSTURN=1)位宽读操作读间隔读性能写操作写间隔写性能16位或32位30ns(5)18ns(3)42Mbyte/s36ns(6)6ns(1)48Mbyte/s某中速SRAM(ADDSET=4，DATSET=4，BUSTURN=1)位宽读操作读间隔读性能写操作写间隔写性能16位或32位48ns(8)18ns(3)30.54Mbyte/s54ns(9)6ns(1)33.6Mbyte/s以下是实际测试数据：高速SRAMSTM3

24、2的FSMC扩展SRAM的时序测量及配置STM32的FSMC扩展SRAM的时序测量及配置Author:aozima2012/4/30Author:aozima2012/4/30STM32的FSMC扩展SRAM的时序测量及配置测试图：16bitreadAuthor:aozima2012/4/30辭COM1-PuTTY-RT-ThreadOperatingSystem/|1.1.0buildApr3020122006-2012Copyrightbyrt-threadteamfinshbenchmaxk()3ENCHMARK_SIZE:S192byte3ENCHMARK_LOOP:409-1.匸皂i

25、rntick曰口皂已dint皂工:口日丄srarni8bitwrit皂：10032.OOMbte/sexternalBramoi3bitwrite:20915.31Mbyte/sint皂工11日：1号工am3bit工皂曰ci:12026.6Mbyte/sext皂工:口日丄srarni8bitread:32010.OOMbte/sinternalBramoilbitwrite:504.O0Mbyte/sext皂zmail号工amlbitwh:!匸皂:10530.47Mbyte/sint皂工:口日丄srarniIfibitread:后053.33Mbte/sexternalBramoilbitread:16020.O0Mbyte/sint皂工11日：1号工am32bitwh:!匸皂:2512S.OOMbyte/sext皂工:口日丄srarni32bitwrit皂：10231.37Mbte/sinternalBramoi32bitread:29110.34Mbyte/sext皂zmail号工am32bit工皂曰己:13523.70Mbyte/sint皂工:口日丄srarnimemsetwrit皂:9355.55Mbte/se