数字电子技术11课件第3章

1、第三章组合逻辑电路和分析与设计数字电子技术主讲：王德新软件学院逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能例 分析下列逻辑电路简化逻辑表达式： F = （A + B )（A + D) C例试分析图所示电路的逻辑功能，并指出该电路的用途。 逻辑图解：1.由逻辑图，写函数式：2.化简得：3.列真值表：例：分析下图电路的三个输出各对两个输入的一位二进制数A、B 实现什么逻辑判断功能。解：1、由图列表达式 2、列真

2、值表 3、分析逻辑功能 输出为表示两个输入比较结果的开关量：F1表示A=B； F2表示AB；F3表示AB。电路为一位二进制数比较器，输出A大于B、A小于B、A=B三种判断结果。4.1.2 组合逻辑电路的分析方法例：分析电路的逻辑功能不能直观显示逻辑功能，进一步列出真值表A B C D0 0 0 0 0 0 00 0 0 1 0 1 10 0 1 0 0 1 10 0 1 1 0 0 00 1 0 0 1 0 10 1 0 1 1 1 00 1 1 0 1 1 00 1 1 1 1 0 11 0 0 0 1 0 11 0 0 1 1 1 01 0 1 0 1 1 01 0 1 1 1 0 11

3、1 0 0 0 0 01 1 0 1 0 1 11 1 1 0 0 1 11 1 1 1 0 0 0从表中可以看出：当A、B、C、D中有奇数个为1时，Y=1；当A、B、C、D中有偶数个为1或者没有1时，Y=0。所以，这是一个奇偶检测电路。3.3 组合电路设计组合电路的设计是由给定的逻辑功能要求，设计出实现该功能的逻辑电路。要求：电路用最少的逻辑门（集成块）、最少的输入端数。设计的一般步骤：根据设计要求写出真值表。由真值表写出逻辑表达式并简化。选择门电路，变换表达式。画逻辑电路图。5. 电路逻辑功能描述。3.3 组合电路设计 组合逻辑电路的设计 ： 设计是从逻辑功能的要求出发，到绘制出实现逻辑要

4、求的逻辑电路图为止。表达式真值表简单地说：设计就是：功能描述逻辑图一、逻辑问题描述真值表逻辑表达式二、逻辑问题描述简化真值表逻辑表达式三、逻辑问题描述逻辑表达式3.3.1 根据逻辑问题的描述写出逻辑表达式1.逻辑问题描述-真值表-逻辑表达式Aİ Bİ Cİ-1 Sİ Cİ0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 11. 根据设计要求写出真值表。2. 写出逻辑表达式并简化设： Aİ 被加数， Bİ 加数， Cİ-1低位向本位的进位； Sİ本位和，Cİ本位向 高位的进位例 设计一个二进制一位全加器3

5、.3.1 根据逻辑问题的描述写出逻辑表达式 3. 选定门电路，变换表达式（略）4. 画出逻辑电路图 例：已知 x = x2x1和 y = y2y1是两个二进制正整数，设计一个 x 与 y 的比较电路。列出简化真值表：由真值表写出逻辑表达式：F1=XY2+ X2Y2X1Y1+ X2Y2X1Y1F2=X2Y2+ X2Y2X1Y1+ X2Y2X1Y1F3 = X2Y2X1Y1+ X2Y2X1Y1 + X2Y2X1Y1+ X2Y2X1Y1（逻辑电路图见书100 页）2.逻辑问题描述-简化真值表-逻辑表达式X2 Y2 X1 Y1 F1 F2 F31 0 d d 1 0 00 1 d d 0 1 0 0

6、0 0 0 10 0 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 11 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 例：设计一个房间报警电路： 要求：（1） 若有意外事件发生，输入信号 PANIC 为“1”，此时报警电路输出为“1”。（报警） （2） 使能端 ENABLE 为“1”； 出口标志 EXITING 为“0”； 房间没有加密。（房间加密指窗户WINDOW ，门DOOR，车库GARAGE 三个信号同时为“1”） 根据题意直接写出逻辑表达式： 3. 逻辑问题描述-逻辑表达式该方法是，由逻辑问题描述直接写出逻辑表达式。由表达式画出逻辑图：

7、真值表电路功能描述3. 3. 1 组合逻辑电路的设计例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。 1 穷举法 1 0 2 逻辑表达式或卡诺图最简与或表达式化简 3 2 已为最简与或表达式 4 逻辑变换 5 逻辑电路图用与非门实现用异或门实现真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个

8、副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。 1 穷举法 1 2 2 逻辑表达式 3 卡诺图最简与或表达式化简 4 5 逻辑变换 6 逻辑电路图 3 化简 4 111Y=AB+AC 5 6 设计举例：设计一个三人表决逻辑电路，规定必须有两人以上同意，方案方可通过。1. 抽象 三人态度为A、B、C，且1状态代表同意，0状态代表不同意。表决结果以Z表示，且1为提案通过，0为未通过。2. 写出逻辑表达式输入变量输出AB

9、CZ000000100100011110001011110111113. 选用小规模集成的门电路4. 化简5. 画出逻辑图用与门和或门用与非门3.3.2 逻辑电路的变换 为了提高电路的速度，提高器件的利用率，从而减少IC(Integrated Circuit)的数量、也减少外部的连接线和提高电路的可靠性，需要对从逻辑表达式直接画出的逻辑电路图进行变换，尽可能使其用同一类型的输出端带非的门来实现。一、“与或”电路变换为“与非与非”电路二、“或与”电路变换为“或非或非”电路三、“与或”电路变换为“与或非”电路四、减少集成块的数量1. “与-或”电路变换为“与非-与非”电路 从上图可以看出，在二级电

10、路内部，连线的两端增加一对逻辑非符号即可。3.3.2 逻辑电路的变换 上述变换过程也可利用反演规则对逻辑表达式进行变换得到。例 方法：对原函数的与或式两次取反，一次展开。2. “或-与”电路变换为“或非-或非”电路方法：对原函数的或与式两次取反，一次展开。例 按有效级变换规则，在电路的内部门与门之间增加一对逻辑非符号也可实现。上述变换方法可适用于任何逻辑电路。原始与门及或门电路变换后的电路3. “与-或”电路变换为“与或非”电路 对与或电路可在输出端增加一对非门变换成与或非电路（图b），而与或非电路可直接用与或非门实现（图c）例而则（对应电路见图d ，显然输出端少一非门） 3.4 组合电路中的

11、竞争与险象 在实际电路中，信号的变化不是即时的，有一定的边沿时间，信号在电路中传送必定有导线上的传播时延，信号通过门电路也必定有时间延迟。 3.4.1 竞争现象同一信号或同时变化的某些信号，经过不同路径到达某一点时有先有后，这种现象称为竞争。 险象一定是竞争的结果。对于有错误输出的竞争称之 为临界竞争，对于未产生错误输出的竞争称之为非临 界竞争。3.4 组合逻辑电路中的竞争冒险现象一、什么是“竞争” 两个输入信号“同时向相反的逻辑电平变化”，称存在“竞争”二、只要存在输入信号的竞争，就有产生输出尖峰脉冲噪声的 危险，这种现象称为“竞争冒险”现象。 T1时刻A变化快,t2时刻B变化快3.4.2

12、险象 由于临界竞争的存在，在输出端得到稳定输出之前，输出中有一短暂的错误输出（干扰），这种现象称之为险象。通常将险象分为静态险象和动态险象两种类型。 一、静态险象( Static Hazards ) 在输入信号变化时，按逻辑表达式的输出不应有变化的情况下，实际上会在输出端产生一个“1”或“0”的窄脉冲的情况，则称之为静态险象。它可进一步分为： 功能险象 逻辑险象 功能险象产生的条件： 有K(K 1)个信号同时发生变化；变化的K个变量组合所对应的2k个mi中必定既有1，又有0；输入变量变化前后的稳态输出相同。 A=1,BC同时从00到11 功能险象是由于变化的输入信号快慢不一致，导致了变化的信号

13、之间的竞争，符合条件，出现险象，可以通过控制输入信号的变化次序来避免 逻辑险象产生的条件： 仅有一个输入信号发生变化； 输入变量变化前后的稳态输出相同。 A=B=1，C由于1到0，在F中出现一个短暂的负脉冲。静态1险象：在输入变化前后，稳态的输出均为1，且在1的输出上出现一个负向窄脉冲，称之为，即输出为101静态0险象：二、动态险象 ( Ddynamic Hazards ) 在多级组合逻辑电路中，若输入的变化通过多条路径向输出端会合时，使在输出稳定之前输出变化三次，其间经过暂时状态01或者10，这种险象称之为动态险象。动态险象是由静态险象引起的，它也是竞争的结果。 输入变化的第一次会合只可能产

14、生静态险象，只有在产生了静态险象，输入变化的再一次会合，才有可能产生动态险象。消除了静态险象，则动态险象也不会出现。 例 组合逻辑电路如图所示。当AB = 1 ，C从 0 1 0 时，1CABFdef画出电路输入输出的暂态波形图。A，Bt Ftft etdt ct非临界竞争临界竞争静态 1 险象（1 0 1 ）（2）动态险象 在组合逻辑电路中，若输入变化前后的稳态输出值不同，且在输出稳定之前输出要变化三次，其间经过暂时状态 01 或 10（即输出出现 1 0 1 0 或 0 1 0 1 ），这种险象称为动态险象。3.4.3 险象的判别 Finding Static Hazards 一、卡诺图判

15、别法 Using Maps 用卡诺图可以判别出两级与或电路和或与电路是否存在静态险象。在两级“与或”电路或两级“与非-与非”电路中，只可能出现静态 1 险象。 在卡诺图中，与或式中的每个与项对应与圈 1 的一个卡诺圈，如果两个卡诺圈存在着部分相切，而这个相切的部分又没被卡诺圈包含，则该电路必然存在险象。3. 险象的判别 卡诺图判别法多余卡诺圈1CABFdefABC1111练习1111111111111111111AB00 01 11 100001CD111111AB00 01 11 100001CD3.4.3 险象的判别 Finding Static Hazards 二、逻辑表达式判别法F = A + A 静态 1 险象(如A从10)F = A A 静态 0 险象(如A从01)A (A + A