2.MUX-PLUS II软件使用(原理图输入法)

1、 Max+Plus II 使用入门MUX+PLUS II概述MUX+PLUS II是Altera公司自行设计的第三代PLD开发软件，主要支持Altera公司生产的FLEX、MAX及Classic等系列器件的开发与设计，第四代PLD开发系统被称为：Quartus，主要用于设计6万-100万门的大规模CPLD/FPGA. 例如：Cylone/ Cylone II FPGAMUX+PLUS II概述使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具（如原理图输入或硬件描述语言）建立设计，MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。

2、对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。 MUX+PLUS II概述MUX+PLUS II主要具有以下特点：1、具有完全集成化易学易用的可视化设计环境；2、具有工业标准的EDA工具接口；3、可运行在多种操作平台上；4、提供了一种与结构无关的设计环境；5、提供丰富的逻辑功能库供设计人员调用；6、容许设计人员添加自己的宏功能模块，重复调用；7、支持AHDL、VHDL及Verilo

3、g HDL等硬件语言的设计输入MAX+plusII概述图形或HDL编辑器MAX+plusII设计流程编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编程文件汇编编 程 器设 计 输 入综合或 编 辑适 配 器 件下 载仿 真双击 MAX+PLUS II 图标 或在 开始 菜单内选择 MAX+PLUS II 项，开始运行 MAX+PLUS II第一次运行 MAX+PLUS II 一、半加器的设计1. 在 File 菜单中 选择 New2. 选择 Graphic Editor File 然后按下OK按钮, 将会出现一个无标题的图形编辑窗口,如下页所示1：设计输入(原理图输入方式)图

4、形编辑器窗口工作区域最大化按钮文本工具对角线工具圆形工具缩小按钮放大按钮关闭橡皮筋连接功能选择工具正交线工具与窗口适配弧形工具打开橡皮筋连接功能连接点接/断 生成一个图形设计文件输入 Altera 图元选择工具按钮有效时，在图形编辑器窗口的空白处单击鼠标左键以确定输入位置，然后选择Enter Symbol，或双击鼠标左键。将出现一个Enter Symbol 对话框，在symbol Libraries框中 选择 “.maxplus2max2libprim” 。所有的Altera 图元以列表方式显示出来，选择您想输入的图元，然后选择 OK。指定您将输入文件中的符号名称。双击一个符号库，在Symbo

5、l Files 对话框中将出现它的所有符号显示当前路径下的所有符号 生成一个图形设计文件 为管脚和节点命名 生成一个图形设计文件保存您的文件如需要保存文件，选择 File 菜单中的 Save As 项. 将出现Save As对话框，如下图所示 ：在 对话框内输入设计文件名，然后选择 OK 即可保存文件。指定具体的设计文件名显示当前文件类型的缺省(Default)扩展名。您可从下拉列表中选择不同的扩展名。 生成一个图形设计文件把文件设为当前工程：FILE-PROJECT-SET PROJECT TO CURRENT FILE MAX+PLUS II中， 在 编译一个项目前，您必须确定一个设计文件

6、作为您的当前项目。当前项目生成一个图形设计文件保存文件且检查、修改错误，直到无误；2：时序仿真(1) 建立波形文件。首先选择此项，为仿真测试新建一个文件选择波形编辑器文件(2) 输入信号节点。图4-8 从SNF文件中输入设计文件的信号节点从SNF文件中输入设计文件的信号节点点击“LIST”SNF文件中的信号节点图4-9 列出并选择需要观察的信号节点用此键选择左窗中需要的信号进入右窗最后点击“OK”图4-9 列出并选择需要观察的信号节点(3) 设置波形参量。图4-10 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾) 消去这里的勾，以便方便设置输入电平(4) 设定仿真

7、时间。图4-11 设定仿真时间选择END TIME调整仿真时间区域。选择60微秒比较合适(5) 加上输入信号。图4-12 为输入信号设定必要的测试电平或数据(6) 波形文件存盘。图4-13 保存仿真波形文件用此键改变仿真区域坐标到合适位置。点击1，使拖黑的电平为高电平(7) 运行仿真器。图4-14 运行仿真器选择仿真器运行仿真器(8) 观察分析半加器仿真波形。图4-15 半加器h_adder.gdf的仿真波形(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.图4-16 打开延时时序分析窗选择时序分析器输入输出时间延迟(10) 包装元件入库。 选择菜单“File”“Open”

8、，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。二、 4-bit 计数器输入符号总线节点名称74163 符号输出符号连接点输入管脚名输出管脚名总线名称三、多层次结构电路的设计(10) 包装元件入库。 选择菜单“File”“Open”，在“Open”对话框中选择原理图编辑文件选项“Graphic Editor Files”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“Create Default Symbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。(2) 完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3) 将当前文件设置成Project图4-21 在顶层编辑窗中设计好全加器(4) 编译此顶层文件f_adder.gdf，然后建立波形仿