中大2016计组单周期CPU实验报告报告

1、计算机组成原理与接口技术实验实验报告学院名称：数据科学与计算机学院学生姓名：刘恩硕学号：14332014专业（班级）:14软件工程五（国）班合作者：罗宇森间：2016年4月25日成绩:实验二：单周期CPU设计实验目的（1）掌握单周期CPU数据通路图的构成、原理及其设计方法；（2）掌握单周期CPU的实现方法，代码实现方法；认识和掌握指令与CPU的关系；（4）掌握测试单周期CPU的方法。实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。需设计的指令与格式如下：=算术运算指令（1）addrd,rs,rt（说明：以助记符表示，是汇编指令；以代码表示，是机器指令）000000rs（5位）

2、rt（5位）rd（5位）reserved功能：rdrs+rt。reserved为预留部分，即未用，一般填“0”。（2）addirt,rs,immediate000001rs（5位）rt（5位）immediate（16位）功能：rtrs+（sign-extend）immediate;immediate符号扩展再参加“加”运算。（3）subrd,rs,rt000010rs（5位）rt（5位）rd（5位）reserved完成功能：rdJrs-rt=逻辑运算指令（4）orirt,rs,immediate010000rs（5位）rt（5位）immediate（16位）功能：rtrs|（zero-exte

3、nd）immediate;immediate做“0”扩展再参加“或”运算。（5）andrd,rs,rt010001rs（5位）rt（5位）rd（5位）reserved功能：rdrs&rt;逻辑与运算。（6）orrd,rs,rt010010rs（5位）rt（5位）rd（5位）reserved功能：rdrs|rt;逻辑或运算。=传送指令7）moverd,rs100000rs（5位）00000rd（5位）reserved功能：rdrs+$0;$0=$zero=0。=存储器读/写指令（8）swrt,immediate（rs）写存储器100110rs（5位）rt（5位）immediate（16位）功能：

4、memoryrs+(sign-extend)immediatert;immediate符号扩展再相加。9)lwrt,immediate(rs)读存储器100111rs(5位)rt(5位)immediate位)功能：rtjmemoryrs+(sign-extendjimmediate;immediate符号扩展再相加。=分支指令10)beqrs,rt,immediate110000rs(5位)rt(5位)immediate(位移量，16位)功能：if(rs=rt)pcjpc+4+(sign-extend)immediate停机指令(11)halt111111|000000000000000000

5、00000000(26位)功能：停机；不改变PC的值，PC保持不变。实验原理单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。时钟周期一般也称振荡周期(如果晶振的输出没有经过分频就直接作为CPU的工作时钟，则时钟周期就等于振荡周期。若振荡周期经二分频后形成时钟脉冲信号作为CPU的工作时钟，这样，时钟周期就是振荡周期的两倍。)CPU在处理指令时，一般需要经过以下几个步骤：取指令(IF):根据程序计数器PC中的指令地址，从存储器中取出一条指令，同时,P

6、C根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入PC，当然得到的“地址”需要做些变换才送入PCo指令译码(ID):对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。指令执行(EXE)：根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。存储器访问(MEM)：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。结果写回(WB):指令执

7、行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。单周期CPU，是在一个时钟周期内完成这五个阶段的处理。图1单周期CPU指令处理过程MIPS32的指令的三种格式：R类型：312625212016151110650oprsrtrdsafunc6位5位5位5位5位6位I类型：312625212016150oprsrtimmediate6位5位5位16位J类型：3126250opaddress6位26位其中，op：为操作码；rs：为第1个源操作数寄存器，寄存器地址（编号）是0000011111,001F；rt：为第2个源操作数寄存器，或目的操作数寄存器，寄存器地址（同上）；rd：为目的操作数

8、寄存器，寄存器地址（同上）；sa：为位移量（shiftamt）,移位指令用于指定移多少位；func：为功能码，在寄存器类型指令中（R类型）用来指定指令的功能；immediate：为16位立即数，用作无符号的逻辑操作数、有符号的算术操作数、数据加载（Laod）/数据保存（Store）指令的数据地址字节偏移量和分支指令中相对程序计数器（PC）的有符号偏移量；address：为地址。计算机组成原理与接口技术实验计算机组成原理与接技术实验DataMemRWPCInsMemRWRWlAddrIDataOutIDatallnCLKVReadReg1ReadReg2UnitALUOpRegWreWEExtS

9、elIns.MEMWriteData图2单周期CPU数据通路和控制线路图PCSreReadDatalWriteRegRegisterFileReadData2DataMemRWRWDAddrDataMEMDataOutDataKn图2是一个简单的基本上能够在单周期上完成所要求设计的指令功能的数据通路和必要的控制线路图。其中指令和数据各存储在不同存储器中，即有指令存储器和数据存储器。访问存储器时，先给出地址，然后由读/写信号控制（1-写，0-读。当然，也可以由时钟信号控制，但必须在图上标出）。对于寄存器组，读操作时，先给出地址，输出端就直接输出相应数据；而在写操作时，在WE使能信号为1时，在时钟

10、边沿触发写入。图中控制信号作用如表1所示，表2是ALU运算功能表。表1控制信号的作用控制信号名状态“o”状态“1”PCWrePC不更改，相关指令：haltPC更改，相关指令：除指令halt外ALUSrcB来自寄存器堆data2输出，相关指令：add、sub、or、and、move、beq来自sign或zero扩展的立即数，相关指令：ori、sw、lwALUM2Reg来自ALU运算结果的输出，相关指令：add、sub、ori、or、and、move来自数据存储器（DataMEM）的输出，相关指令：lwRegWre无写寄存器组寄存器，相关指令：sw、halt寄存器组写使能，相关指令:add、sub

11、、ori、or、and、move、lwInsMemRW读指令存储器（Ins.Data），初始化为0写指令存储器DataMemRW读数据存储器，相关指令：lw写数据存储器，相关指令：swExtSel相关指令：ori，相关指令：SW、lw、beq，(zero-extend)immediate(0扩展)(sign-extend)immediate(符号扩展)PCSrcPCjPC+4，相关指令：add、sub、ori、or、and、move、sw、lw、beq(zero=0)PCPC+4+(sign-extend)immediate,同时zero=1,相关指令：beqRegOut写寄存器组寄存器的地址

12、，来自rt字段，相关指令：ori、lw写寄存器组寄存器的地址，来自rd字段，相关指令：add、sub、and、or、moveALUOp2.0ALU8种运算功能选择（000-111）,看功能表相关部件及引脚说明：InstructionMemory：指令存储器，Iaddr，指令存储器地址输入端口IDataln,指令存储器数据输入端口（指令代码输入端口）IDataOut，指令存储器数据输出端口（指令代码输出端口）RW,指令存储器读写控制信号，为1写，为0读DataMemory：数据存储器，Daddr,数据存储器地址输入端口Dataln，数据存储器数据输入端口DataOut，数据存储器数据输出端口RW

13、,数据存储器读写控制信号，为1写，为0读RegisterFile：（寄存器组）ReadReg1,rs寄存器地址输入端口ReadReg2,rt寄存器地址输入端口WriteReg，将数据写入的寄存器端口，其地址来源rt或rd字段WriteData，写入寄存器的数据输入端口ReadData1，rs寄存器数据输出端口ReadData2,rt寄存器数据输出端口WE,写使能信号，为1时，在时钟上升沿写入ALU：result，ALU运算结果zero,运算结果标志，结果为0输出】，否则输出0表2ALU运算功能表ALUOp20功能描述000A+B加001A-B减010B-A减011AVB或100AAB与101/

14、AABA非与B110AB异或111AOB同或需要说明的是根据要实现的指令功能要求画出以上数据通路图，和确定ALU的运算功能（当然，以上指令没有完全用到提供的ALU所有功能，但至少必须能实现以上指令功能操作）。从数据通路图上可以看出控制单元部分需要产生各种控制信号，当然，也有些信号必须要传送给控制单元。从指令功能要求和数据通路图的关系得出以上表1，这样，从表1可以看出各控制信号与相应指令之间的相互关系，根据这种关系就可以得出控制信号与指令之间的关系表（留给学生完成），再根据关系表可以写出各控制信号的逻辑表达式，这样控制单元部分就可实现了。指令执行的结果总是在下个时钟到来前开始保存到寄存器、或存储

15、器中，PC的改变也是在这个时候进行。另外，值得注意的问题，设计时，用模块化的思想方法设计，关于ALU设计、存储器设计、寄存器组设计等等，也是必须认真考虑的问题。可以参考其他资料文档，里面有相应的设计方法介绍。（资料文档：MIPS汇编与单周期CPU.ppt）。实验器材电脑一台、XilinxISE软件一套。实验分析与设计（1）初步规划出实验流程：根据cpu数据通路和控制线路图决定要写多少个模块写子模块用主模块把子模块连接起来写测试文件设计一段汇编程序输入二进制测试（2）进一步设计：根据通路图决定写11个子模块，分别是PC,PC+4,PC+立即数，指令寄存器，数据储存,寄存器模块，控制模块,选择模块

16、，符号扩展,算术逻辑单元子模块分别命名为pc，pcAddFour,pcAddImm，ROM,RAM，regfile，ControlUnit,dataSelect_5_Bit,dataSelect_32_Bit,signExtend,ALU指令由ROM读取到mem中。a）把decode传到控制模块ControlUnit中，然后根据传入的六位操作码和zero给控制信号赋值；两个输入）input5:0decodeinputzero;always(decodEorzero)begincasedecode)6rb000000:beginFCTWre=1;flLUSrcB=0;flLUM2Reg=0;Re

17、gWre=1;InsMEinRW=1;DataMeiriRW=0;ExtSel=0;PCSrc=0;RegOut=1;flLUOp=000;(其中一个控制信号)把rs、rt、rd传到寄存器模块regfile中，从寄存器组中取rs、rt值传出，得出结果可能还要写回rt、rd；if(rd!=0)&(we=1)begin（这里由RegWre控制是否写入）registerrd=1data;c）把立即数传到符号扩展模块signExtend中，把16位立即数扩展成32位，得出结果传入选择模块和PC+立即数模块。在这里进行左移）assignpc=nowpc+(addNum*4)ALU通过传入的ALUop决定

18、计算类型，对传入的数据（A、B）进行运算。case(ALUOp)3bOOO:result.=A+3b001:result.=A-Ej3b01O:result.=3-A;3b011:result.=A|Ej3bl0O:result.=A&Ej3bl01:result.=s3bllO:result.=(A&B)1(Ai-3;3bill:result.=(Asi引1(-Ai-3;default:result=0;ControlUnit通过PCSrc决定下一个PC是PC+4还是PC+4+偏移量RAM从内存中读取数据或者把数据写入内存。3）每个模块的具体代码includerrpcvrrincluderr

19、pcAddFour.vincludeROMincludeControlUni匸.vrrincluderrdataSelect_5_BitincluderrregflieincluderrsignExtendincluderrdataSelect_32_BxtincluderrALU“includerrpcAddlirnsvnnoduleMain(CLKfResetfExtendDatafinputCLKfReset;output31:0nowlnsfincluderrRAMRAMDataOiat;nowins,in皂xtAddr,aluRjwriteData,readDatal,工皂adDat

20、a.2fRAMDdtaOmtfaluOpfZerofpcSrc,InsToCtrl,dataJ-feirJRW);nextAddraluRefwriteData,readDatal,readData.2fExtendData,output2:0output5:0outputZero,aluOp;InsToCtrl;pcSrcfdataMeirJRW;wire31:0i_pcfo_pcfo_pc_lfo_pc_2fo_pc_3fALUResultfWirteDatafReadDatal,ReadData2,PCaddFomr,extendData,DataOut;wire2:0ALUOp;wir

21、ezero,ExtSei,PCWre,InsMeiuJRW,RegOut,RegWre,PCSrc,ALUSrcB,DataiMeiuJRW,ALUM2Reg;wire4:0fiveChoosel;wire31:0thdioosel;dssignnowins=o_pc_2;dssignnextAddr=i_pc;dssignaluRe=ALUResult;assignwriteData=WirteData;assignxeadDatal=ReadDatal;assignxeadData2=ReadData2;assignExtendData=extendData;assignRAMDataOu

22、t=DataOut;assignaluOp=ALUOp;assignZero=zero;assignpcSrc=PCSrc;assignInsloCtrl=o_pc_231:26;assigndataMerrKW=DataMeirKW;/添加到子模块pcpc(CLK,i_pc,PCWre,Reset,o_pc);pcAddFourpcAddFour(o_pcro_pc_l);ROMROM(o_pc_2,o_pcrInsMemRW);ControlUnitControlUnit(o_pc_231:26zzero,ExtSel,PCWre,InsMemRW,RegOu,c/RegWre,ALUOp

23、rPCSrc,ALUSrcB,DataMeirJW,ALUM2Reg)daraSelect_5_BitdataSelec,c_5_Bi,c_l(o_pc_220:16,o_pc_215:11,RegOut,fiveChoosel):regfileregfile(o_pc_225:21,o_pc_220:16fWirteDatarfiveChoosel,RegWre,CLK,ReadDatal,ReadData2);signExtendsignExtend(o_pc_215:0rExtSel,extendData);da,caSelect_32_Bi,cdataSelecr_32_Bi,c_l(

24、ReadData2zex-cendData,ALUSrcB,thChoosel);ALUALU(ReadDatal,thChoosel,ALUOp,zero,ALUResult);RAMRAM(ReadData2#ALUResult,DatalfeirRW,DataOutrCLK);dataSelect_32_BitdataSelect_32_Bit_2(ALUResultrDataOutrALUM2RegrWirteData);pcAddliEinpcAddlicm(o_pc_l,extendData,o_pc_3);dataSelect_32_BitdataSelect_32_Bit_3(

25、o_pc_lro_pc_3,PCSrcri_pc);endmodule纠模块modulepc(clkrpcHire,二已已已匸$o_pc)LnputwreclkfpcWre,reset;Lnputwre:0；_pc;cj.t.putrec:0；o_pc;always(posedceelk)匕已g二二Lf(reset)Jo已&二二o_pc=0;endeLaeLf(pcHre)t：已q二二o_pc=L_pc;endeLaeLf(IpcWre)tecLn/停机opc=opc;endendendnodulepcAddFourS：pc-址模块raoduLepcAddFour(cro_pc);nputwr

26、e；SL:O_pc7/25条指令地址毗条指令读取cj.tputw二二已；3L:Co_pc;assigno_pc；SL:0；=L_pc:C-2;endnLodjle紳M模块：指令寄存器模块timescsLeLns/LOpsraoduleROM(istrj.ctLcrLfsddr,read_e_);Lnputread_en_;riput；5L:0；Iddr;/25条指令地址三2条指令读取j.tpj.trec；3L:C二二mt二zut二u二；K：0mem：3:L2：;最大读取E2条指令二:n二匸二曰二SreadneiiLb(rrmy_roria_data.ccenfraemi;L3trj.ctLor

27、=0;endalways(addrcrread_en_)Lf(read_en_)tiecn二二mt二zut二cin：三二：送寸：=m已m己dd二：；L3t.rj.ct.Lor:16；=raemsddr-1；;二二mt二zut二*二5:E：=iaeraaddr-2；;二二mt二zut二ciri：=:0：=nieni；addr-3；;endendmoduleControlJr.Lt模块moduleCcntrcLUnt(decode,已ExtSeL,FCWrerZ23MeraRWfRecCj.t,RegWre,ALJCp,FCorc,ALUSrcS,DatdMeraRW,ALUM2氐已g)nput；

28、5:Cdecode;nputzero;regZxtSel;regFCWre;outputregZnsl-ieniRW;outputregregRegWre;reg：2:0：ALUCp;outputregPC5rc;outputregALUSrcB;regDatdMenRW;regALUM2Reg;xmltiggxExtSel=0;FCWre=L;ZnsMeiaRW=二；Recent=L;RegWre=0;ALUCp=0;PC5rc=0;ALUSrcB=0;DatdMemRW=0ALUM2Zec=0;endalwayaS(decodeu二zero)t：已g二二case(decode)ChOOOO

29、OO:/以下都是控制单元产兰的控制信号FCWre=L;ALUSrcB=0;ALUMSRec=0;RegWre=二；ZnsMemRW=二；DatdMenRW=0;ZxtSeL=0;FC3rc=0;RecCj.t=二；ALUCp=000;endChOOOOOL:匕5/以下都是控制单元产三的控制信号FCWre=L;ALUSrcB=L;ALUMSkeg=0;RegWre=二；ZnsMemRW=二；DatdMenRW=0;ZxtSeL=二；FCorc=0;RecC_;t=0;ALUCp=000;endb000CC3:匕3/以下都是控制单元产三的控制信号FCWre=L;ALU5rcB=0;ALUM2kec

30、=0;RegWre=二；ZnsMemRW=L;DataMernRW=0;Zxt3eL=0;PC3rc=0;RecCj.t=二；ALUCp=00L;i=nrletiOZOOLL:匕已心/以下都是控制单元产兰的控制信号FCWre=一:ALUorcB=二；ALUM2ec=0;RegWre=二；ZsMemRW=L;DataMemRW=3;Zxtoel=L;FCorc=3;=0;ALUCp=:LL;end6bO：OL3C：匕3一/以下都是控制单元产兰的控制信号FCWre=L;ALUorcB=3;ALUM2ec=0;RegWre=L;ZsMemRW=L;DataMemRW=3;Zxtoel=0;FCorc

31、=3;=L;ALUCp=LOO;end6bO：OL2L:匕3/以下都是控制单元产三的控制信号FCWre=L;ALU3rcB=3;ALUM2j;eg=0;RegWre=二；ZsMemRW=L;DatdMemRW=3;Zxt3eL=0;FC3rc=3;RecCj.t=二；ALUCp=DLL;end610000112:匕3/以下都是控制单元产兰的控制信号FCWre=二；0；ALUMzRec=0;RegWre=1;ZnsM已nRW=1;DatsMeinRW=0;0；0；PC5rcRecCj.t=1;ALUCp=000;end610000111:匕3/以下都是控制单元产兰的控制信号FCWre=二；ALU

32、5rcBALUMzRec=0;RegWre=0;ZnsM已nRW=1;DatsMeinRW=二；1；0；PC5rcRecCj.t=0;ALUCp=000;end610001200:匕3/以下都是控制单元产兰的控制信号FCWre=二；二；ALU5rcBALUMzRec=1;RegWre=1;ZnsM已nRW=1;DatsMeinRW=0;1；0；Zxt5eLPC5rcRecCj.t=0;ALUCp=000;已nd6ti00L3CC:匕心以下都是控制单元产兰的控制信号Lf(zero)PCSrc=二；end已*已匕已q二二FCSrc=0;endALUMS=3;PCWre=二；ALUorcB=0;Zi

33、egWre=0;Z:5MeniRW=L;Da.tdMemRW=3;ExtoeL=L;=0;ALUCp=OCC;end6bLLLm：/7以下都是控制单元产兰的控制信号PCWre=0;ALUorcB=0;ALUM2Rec=0;ZiegWre=0;Z:5MeniRW=0;Da.tdMemRW=3;ExtoeL=0;POSrc=0;riegC：j.t=0;ALUCp=000;endendcaseendendnodjLe数iS选择模块：moduledataSelect_5_Et(AfB,Ctrl,5);-nput二：工备B;/7两不数-nputCtrl;/7控制信号cj.tputq：03;assign5

34、=(Ctrl=LbO?A:B);endmodulemoduledataSelect_32_Et3)-nput：3L:C两不数据-nputCtrl;/7担制信号cj.tput；3L:0；3;assign3=(Ctrl=LbO?A:B);endmodule寄存器组：二尘工二二已module工匚$_datarrd,wefclkfo_ciata_Lfo_ciaLta_2)q：0-3frtfrd;np-j.t:0；_data;npj.twe,elk;cj.tput；3L:0；_data_L,ro_data_2;rec:0；;二二二t二己二Ei已E二二二弐二航已二工=0；/只需要确走零号寄存器的值就好en

35、dassigno_ciata_L=二吕;assigno_ciata_2=；;always(posedeeelk)匕已g二二二工(rd!=0)强(we=L)匕已g二二二已E二已t已二rd；=_data;en.dendendrr.ocijLe符号位扩展模块moduleagnExtend(i_num,ext3eL,ro_nuiii);nputw二二巳L5:I1_nuni;nputw二二巳extoel;cj.tputreg3L:I1Q_niini;二n二t二己二h已g二二o_num=3;endalways(L_nuniorext5el)becLf(ext5el)becr:o_num=-：-：L6-_u

36、n|；L5；fL_num；L5:0；endendendnoduleALU模块moduleALU(AfBrALUCp,zero,result;二曲二t3L:0；斗B;npj.t：2:工ALUCp;cj.tputzero;cj.tputrec:0；result;二二二t二己二Ei已E二二result=0;endassignzero=(resj.lt?0:L);always(AcrBorALJCp)h已g二二case(ALUCp)TOC o 1-5 h z3b0OO:re5J.lt=A-B;3b0OL:re5J.lt=A-B;3tiOLO:re5J.lt=B-A;3bOLL:result=A|B;3

37、tiLDO:result=AiB;3tiLZC:re5J.lt=iE;3blLO:re5J.lt=(-A包E)|(AB)3blLL:re5J.lt=(AiE)|(A包B)defau.lt:re3J.lt.=0;endcaseendendnodjleRAM模块：内存模块tirae3cale二二已/LsraciduleRAM(i_dataf已ddrfrwfo_ciatafelk)二工pu.t:0；_data;put:0；addr;rwfelk;outputrec；3L:Co_ciata;rec=：0memory;二二二t二al匕已E二二o_ciata=0;endalways(recedeselk)

38、becn_f(rw)becn/二为写dddt-7-7-一di读：2-3:16二5:厂；:工;TOC o 1-5 h zmemoryaddr-3；=memoryaddr-2=memory；addr-L；=memory；addr；=二endelse匕已g二二/0为o_data=memory；addr*=-3；o_data23:L6；=memory；addr*=-2o_data；15:；=memory；addrk-L；;o_data:0；=neinory；addrfri3；;endendendnodule眈-立即数模块raodulepcAddlram(now_pcfaddNunfo_pc);nput

39、now_pc,raddLIum;cj.tpu.t:0；o_pc;assigno_pc=now_pc-(已ddNun*T);/左.移两位enciniodTj.Le测试代码/addi$1,$0,800000100000000010000000000001000/addi$2,$0,16000001000000001000000000000100000/sw$2,0($2)00011100010000100000000000000000/add$3,$2,$100000000010000010001100000000000/sub$3,$3,$100001000011000010001100000000000/beq$2,$3,-200100100010000111111111111111110/ori$1,$1,400001100001000010000000000000100/or$3,$2,$100010100010000010001100000000000/move$3,$200011000010000000001100000000000/beq$2,$3,20010010001000011000