数电复习资料

1、-. z数字电子技术典型题选一、填空题根底型1在数字电路中，逻辑变量的值只有2个。2在逻辑函数的化简中，合并最小项的个数必须是2n个。3化简逻辑函数的方法，常用的有公式和卡诺图。4逻辑函数A、B的同或表达式为AB= /A/B+AB。 T触发器的特性方程Qn+1= T/Qn+/TQn。5.函数，反函数= A+/B*/A+C，对偶式Y = /A+B*/A+/C 。64线10线译码器又叫做2-10进制译码器，它有4个输入端和个输出端, 6个不用的状态。7组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。8TTL三态门的输出有三种状态：高电平、低电平和高阻态状态。9组成计数器的各个

2、触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。10四位双向移位存放器74LS194A的功能表如表所示。由功能表可知，要实现保持功能，应使，当 RD=1；S1=1,S0=0时 ，电路实现功能。74LS194A的功能表如下：S1 S0工作状态01111 0 0 0 1 1 0 1 1置零保持右移左移并行输入11假设要构成七进制计数器，最少用个触发器，它有个无效状态。12根据触发器构造的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。13用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。14由555定时器构成的单稳态触发器，假设电阻R=

3、500K，电容C=10F，则该单稳态触发器的脉冲宽度tw。15在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T。16. 用555定时器组成的三种应用电路如下图，其中图a、b、c分别对应的电路名称是a ，b ，c 17. A/D转换器的转换过程包括，四个步骤。一、填空题综合提高型1施密特触发器有2个稳定状态.，单稳态触发器有1个稳定状态.，多谐振荡器有0个稳定状态。2欲对160个符号进展二进制编码，至少需要位二进制数；16路数据分配器，其地址输入端有个；2n选1的MU*，其地址端有_个，其数据输入端有_个3欲构成可将1kHZ的脉冲转化为5

4、0HZ的脉冲的分频器，该电路至少需要用5个触发器；该电路共有20个有效状态。*计数器的状态转换图如下图，该计数器为进制法计数，它有个有效状态，该电路 有或无自启动能力？4随机存储器RAM的电路构造主要由、和三局部组成。为构成40968的RAM，需要片10244的RAM芯片，并需要用位地址码以完成寻址操作。5. 8位移位存放器，串行输入时经个CP脉冲后，将得到8位数据的并行输出；欲将其串行输出，需经个CP脉冲后，数码才能全部输出。6分别写出图1a、b、c、d所示电路中的输出函数表达式：Y1= Y2= /(AB) ；Y3= /(AB) ； Y4= /(AB)*/(BC) ； 7如下图电路的逻辑表达

5、式， F=1时的全部输入变量取值组合有 12 个8如图2所示的组合逻辑电路中的74138为3线-8线译码器，写出图2所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2= F2= Y4+Y7= 9.图3是*ROM存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。试分别写出D3、D2、D1关于A3、A2、A1、A0的逻辑表达式。图中的点表示在行线和列线穿插处连接了存储元件。图310. 由四位并行进位加法器74LS283如下图，当A=0时，*3*2*1*0=0111，Y3Y2Y1Y0=0100，Z3Z2Z1Z0=_，W=_。电路功能为有符号数求和运算加减运

6、算：；A0时： Z*Y1011； WCo0；二、选择题：请将正确答案的序号填在横线上。1以下一组数中，是等值的。A716 101001102 16610 A和 B. 和 C. 和2.在逻辑函数中的卡诺图化简中，假设被合并的最小项数越多画的圈越大，则说明化简后。 A乘积项个数越少 B. 实现该功能的门电路少 C该乘积项含因子少3指出以下各式中哪个是四变量、的最小项 A、；B、；C、；D、 4的最小项之和的形式是。 A. B. C. 5. 在以下各种电路中，属于组合电路的有。 A编码器 B. 触发器 C. 存放器674LS138是3线-8线译码器，译码输出为低电平有效，假设输入A2A1A0=100

7、时，输出=。.00010000， B. 11101111 C. 11110111 78线3线优先编码器74LS148的优先权顺序是I7，I6，I1，I0 ，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。当 I7I6，I1I0 为11100111时，输出 Y2 Y1 Y0为。 A011 B.100 C. 110 8在以下各种电路中，属于时序电路的有。 A反相器 B. 编码器 C. 存放器 D.数据选择器9RS触发器当R=S=0时，Qn+1=。 A0 B.1 C.Qn D. Q 10施密特触发器常用于对脉冲波形的。A延时和定时 B. 计数与存放C整形与变换11. CPLD是基

8、于，FGPA是基于A 乘积项，查找表 B查找表，乘积项C乘积项，乘积项D查找表，查找表12.以下单元电路中，具有记忆功能的单元电路是A、加法器； B、触发器；C、TTL门电路； D、译码器；13.对于CMOS与门集成电路，多余的输入端应该A 接高电平 B接低电平C 悬空 D 接时钟信号如果TTL电路的输入端开路，相当于接入A 逻辑1 B逻辑0C 无法预测 D 有可能是逻辑1，也有可能是逻辑0。14.摩根定律反演律的正确表达式是： A、 B、C、 D、15.JK触发器实现T触发器的功能时，J，K应该怎样连接AJ=K=T BJ=K=D.CJ=0，K=1DJ=D，K=16.同步时序电路和异步时序电路

9、比拟，其差异在于后者。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与部状态有关17. 要使JK触发器的输出Q从1变成0，它的输入信号JK应为 。A. 00 B.01 C. 10 D. 无法确定18对于T触发器，假设原态Qn=1，欲使新态Qn+1=1，应使输入T=。A.0 B.1 C.Q D.19.以下触发器中，没有约束条件的是。A.根本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器20. 逻辑函数的表示方法中具有唯一性的是。A .真值表 B.表达式 C.逻辑图 D.卡诺图21.83线优先编码器74LS148中，8条输入线同时有效时，优先级最高为I

10、7线，则输出是 A. 000 B.010 C. 101 D. 11122. 七段显示译码器是指 的电路。A. 将二进制代码转换成09个数字 B. 将BCD码转换成七段显示字形信号C. 将09个数转换成BCD码 D. 将七段显示字形信号转换成BCD码23. 逻辑数F=A+A+B，当变量的取值为 时，将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=0，B=024.用n个触发器构成计数器，可得到最大计数模值是 A.n B. 2n-1 C . 2n D. 2n-1三、逻辑函数化简与变换：1. 试求逻辑函数F的反函数的最简与或式，并用与或非门实现电路解： 2证明以下各

11、逻辑函数式：左式= = = =右式 原式成立3. 将以下逻辑函数化简成最简与或及与非-与非表达式答案略四组合逻辑电路的分析与设计1、4选1数据选择器74LS153的功能表达式为：试写出以下图电路输出z的逻辑函数式。/A/B+/AC+A/C 2、设计一位8421BCD码的判奇电路，当输入码中，1的个数为奇数时，输出为1，否则为0。1画出卡诺图，并写出最简与或表达式；2用一片8选1数据选择器74LS151功能符号见图加假设干门电路实现，画出电路图。解：1卡诺图：最简与或式：；2电路图：3、*组合逻辑电路的芯片引脚图如题图所示。1分析题图所示电路，写出输出函数F1、F2的逻辑表达式，并说明该电路功能

12、。2假定用四路数据选择器实现题图所示电路的逻辑功能，请确定以下图所示逻辑电路中各数据输入端的值，画出完善的逻辑电路图。解：1写出电路输出函数F1、F2的逻辑表达式，并说明该电路功能。该电路实现全减器的功能功能。2假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据输入端的值，完善逻辑电路。4 3线-8线译码器74LS138逻辑功能表达式为，正常工作时，S1 =1, S2=S3=0。1、试写出Z1和Z2的逻辑函数式。5、用3线-8线译码器74LS138芯片设计一位全加器，可附加门电路，要求写出真值表、逻辑表达式，画出逻辑电路图。解：真值表略.逻辑表达式如下：逻辑电路图如下： 6试

13、用最少的与非门设计实现一个一位十进制数用8421BCD码表示的四舍五入电路，当数码大于等于5时输出为1，否则输出为0。要求列出真值表、卡诺图，写出最简表达式，并画出逻辑电路图：1直接用门电路实现；2用两片3-8线译码器74138实现；3用4-1MU*及必要的门电路实现。解：逻辑表达式为：1；23答案略，自己做！7、由四位并行进位加法器74LS283构成以下图所示电路：1当A=0时，*3*2*1*0=0011，Y3Y2Y1Y0=0100求Z3Z2Z1Z0=，W=2当A=1时，*3*2*1*0=1001，Y3Y2Y1Y0=0101求Z3Z2Z1Z0=，W=3写出*(*3*2*1*0)、Y(Y3Y2

14、Y1Y0)、A与Z(Z3Z2Z1Z0)、W之间的算法公式，并指出其功能。解：1A0时： Z*Y0111； WCo0；2A1时：0100；3电路功能为有符号数求和运算加减运算：；8、用74283及门电路构成一位8421 BCD码加法器解：大于9或有进位输出，就加6同时输出进位五画触发器电路时序图1、试画出如下图电路在输入波形CP、及D作用下Q1及Q2的输出波形设电路初态Q1Q2=11，且不计传输时延解：2、在数字系统设计时，常用如下左图所示电路来检测输入信号的上升沿，输入信号Din如下右图所示，设触发器初态为0，请画出检测输出信号DECT波形。3、试对图5所示电路在输入波形作用下，画出相应的输出

15、波形假设初态Q1Q2=00六时序逻辑电路分析与设计1、试分析如下图的时序逻辑电路，要求：1列出驱动方程、状态方程2Q2、Q1、Q0状态表，画出状态图3画出在CP脉冲作用下三个触发器的状态信号和Y的波形图,设三个触发器的初态均为0。解：1驱动方程：J0 = K0 = 1J1 = K1 = J2 = K2 = 2状态表Q2n Q1n Q0nQ2n+1Q1n+1Q0n+1000001001010010011011100100101101110110111111000触发器构成模8计数器，数据选择器74151产生所需序列10001111 2、如图6所示电路中*为控制端；试分析当*=0和*=1时电路的逻

16、辑功能；写出驱动方程、状态方程和状态图，并画出当*=1时的时序图； (设初始状态Q1Q0=11)。解：输出方程和鼓励方程：状态方程状态图当外部输入*=0时，状态转移按0001101100规律变化，实现模4加法计数器的功能；当*=1时，状态转移按0011100100规律变化，实现模4减法计数器的功能。所以，该电路是一个同步模4可逆计数器。*为加/减控制信号，Z为借位输出 3、分析如题图所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。并说明电路能否自启动(设初始状态均为零)。解：略，自行分析！4、电路如题图所示，其中RA=RB=10k,C=0.1f

17、，试问：1在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=2分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表，画出完整的状态转换图；3设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？解：1多谐振荡器 f0=476Hz； 2写出驱动方程、状态方程，列出状态转换000-100-110-111-011-001-回到100； 3Q3Q2Q1=100；4、画出题图a、b的状态转换图，分别说明它们是几进制计数器。解：11进制，12进制，67进制5、同步4位二进制集

18、成计数器CT74161的常用符号和功能表如图示1).说明图示电路为几进制计数器，并画出其主循环状态图；2).用反应清零法将其构成一个同步38进制计数器。CRLDCLKETEPQ3 Q2Q1 Q00*0 0 0 010*D3 D2 D1 D01111计数11*0*保持11*0保持解：17进制2先同步级联再反应清零，清零逻辑：CR=Q5Q2Q1(38=00100110)图略6、给出同步十进制集成计数器CT74160的功能表。74LS138为3线8线译码器； 说明题图所示电路中CT74160构成的是几进制计数器？并画出其有效循环状态图；画出在图8给定的CP脉冲作用下输出Y的波形图用整体清零法将两片CT74160构成一个同步36进制BCD码计数器。解：15进制，00000001001000110100000023先同步级联再反应清零，清零逻辑：CR=Q5Q4Q2Q1(0011，0110)7、在图示电路中，Ra、Rb、R1、R2分别为四个4位移位