电子技术(第3版)电子教案25004第11章电子课件

1、第 11 章时序逻辑电路触发器寄存器本章小结计数器退出主要要求： 了解触发器的特点和分类。掌握J-K、D触发器的工作原理和表示方法。了解各触发器之间的相互转换。退出11.1 触发器触发器的分类（按功能）： R-S、J-K、D、T触发器等。触发器的性质： （1）具有两个稳定状态（1态和0态），在 一定条件下，可保持一个状态不变。 （2）在一定外加信号作用下，可以从一种 稳态变到另一稳态。退出11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与非门构成）（b）逻辑符号& B& A（a）逻辑图退出互为反状态且Q端为触发器的状态RESET：直接置0端，低电平有效SET：直接置1端，低电平有效

2、：触发器的现态，未加信号前的状态。11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与非门构成）退出（b）逻辑符号& B& A（a）逻辑图 ：触发器的次态，加上信号后的状态。11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与非门构成）退出（b）逻辑符号& B& A（a）逻辑图0 00 11 01 1010101不定（c）特性表11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与非门构成）退出& B& A（a）逻辑图指信号同时去掉时状态不定。那么信号同时加上时状态为？0 00 11 01 1010101不定（c）特性表11.1.1 R-S触发器及芯片 1. 基本R-S触

3、发器（与非门构成）退出11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与非门构成）0 00 11 01 1010101不定（c）特性表退出（d）工作波形不定状态0 00 11 01 1010101不定（c）特性表11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与非门构成）退出11.1.1 R-S触发器及芯片 2. 基本R-S触发器（或非门构成）（b）逻辑符号 B A（a）逻辑图退出0 11 01 10 0010101不定（c）特性表11.1.1 R-S触发器及芯片 2. 基本R-S触发器（或非门构成）退出 B A（a）逻辑图0 11 01 10 0010101不定（c）特性

4、表00 01 11 1001（d）卡诺图填几个格？1111.1.1 R-S触发器及芯片 2. 基本R-S触发器（或非门构成）退出0 11 01 10 0010101不定（c）特性表填几个格？00 01 11 1001（d）卡诺图11111.1.1 R-S触发器及芯片 2. 基本R-S触发器（或非门构成）退出0 11 01 10 0010101不定（c）特性表填什么？00 01 11 1001（d）卡诺图111dd11.1.1 R-S触发器及芯片 2. 基本R-S触发器（或非门构成）退出0 11 01 10 0010101不定（c）特性表00 01 11 1001（d）卡诺图111dd（e）特性

5、方程约束条件11.1.1 R-S触发器及芯片 2. 基本R-S触发器（或非门构成）退出0 11 01 10 0010101不定（b）特性表（c）特性方程约束条件（a）逻辑符号11.1.1 R-S触发器及芯片 同步R-S触发器退出主要型号有74LS297、CC4044、CC4043等。11.1.1 R-S触发器及芯片 3. 典型芯片及应用退出用于开关去抖，及键盘输入电路。断开抖动至设备+5V& +5V至设备& （a）（c）（b）（d）接通抖动11.1.1 R-S触发器及芯片 3. 典型芯片及应用退出CP:时钟脉冲，上升沿有效。初始状态：第一个上升沿之 前的状态。现态：上升沿之前的状态。次态：上升

6、沿之后的状态。（a）逻辑符号11.1.2 D触发器及芯片1. 维持阻塞D触发器及芯片退出（b）特性表0 101 00非01010011真正和次态有关的是D和现态（a）逻辑符号11.1.2 D触发器及芯片1. 维持阻塞D触发器及芯片退出11.1.2 D触发器及芯片1. 维持阻塞D触发器及芯片（b）特性表0011退出（a）逻辑符号（b）特性表0011（c）特性方程（d）工作波形11.1.2 D触发器及芯片1. 维持阻塞D触发器及芯片退出主要芯片74LS74型D触发器外引线排队列图11.1.2 D触发器及芯片退出2.主从型D触发器及芯片不再做介绍，工作 原理同维持-阻塞D触发器CP:时钟脉冲，下降沿

7、有效。初始状态：第一个下降沿之 前的状态。现态：下降沿之前的状态。次态：下降沿之后的状态。11.1.3 J-K触发器及芯片（a）逻辑符号退出11.1.3 J-K触发器及芯片0 101 00非01010 00 1真正和次态有关的是JK和现态（b）特性表010101 011 10110退出（a）逻辑符号11.1.3 J-K触发器及芯片高变低不变，一高一低随J端0 101 00非01010 00 1（b）特性表010101 011 10110退出（a）逻辑符号11.1.3 J-K触发器及芯片0 00 1（b）特性表010101 011 10110退出（a）逻辑符号11.1.3 J-K触发器及芯片00

8、 01 11 1001（d）卡诺图10 00 1（b）特性表010101 011 10110退出11.1.3 J-K触发器及芯片00 01 11 1001（d）卡诺图1110 00 1（b）特性表010101 011 10110退出11.1.3 J-K触发器及芯片00 01 11 1001（d）卡诺图11110 00 1（b）特性表010101 011 10110退出11.1.3 J-K触发器及芯片00 01 11 1001（d）卡诺图1111（e）特性方程0 00 1（b）特性表010101 011 10110退出11.1.3 J-K触发器及芯片（f）工作波形0 00 1（b）特性表0101

9、01 011 10110退出11.1.4 T触发器当J=K=1时的J-K触发器；在CMOS集成计数器中被广泛应用，并无单独的T触发器；将 端与D端相连的D触发器；特性方程为： 。退出11.1.5 触发器逻辑功能的转换 1. D触发器转换为J-K触发器将D触发器转换为J-K触发器，即把D用J、K来表示。退出11.1.5 触发器逻辑功能的转换 1. D触发器转换为J-K触发器D触发器特性方程J-K触发器特性方程退出11.1.5 触发器逻辑功能的转换 2. J-K触发器转换为D触发器将J-K触发器转换为D触发器，即把J、K用D来表示。退出11.1.5 触发器逻辑功能的转换 2. J-K触发器转换为D

10、触发器D触发器特性方程J-K触发器特性方程退出11.1.5 触发器逻辑功能的转换 3. D触发器转换为R-S触发器将D触发器转换为R-S触发器，即把D用R、S来表示。退出11.1.5 触发器逻辑功能的转换 3. D触发器转换为R-S触发器D触发器特性方程R-S触发器特性方程退出主要要求： 了解寄存器的特点和分类。熟悉寄存器的工作原理和表示方法。退出11.2 寄存器寄存器的分类： 数据寄存器、移位寄存器。寄存器与存储器的区别： （1）寄存器一般只用来暂存中间运算结果，存 储时间短，存储容量小，一般只有几位。 （2）存储器一般用于存储运算结果，存储时间 长，容量大。退出11.2.1 数据寄存器74

11、LS175的逻辑图11退出11.2.1 数据寄存器表11.2.1 74175功能表输入输出退出11.2.2用D触发器构成的移位寄存器串行输入移位脉冲并 行 输 出串行输出11.2.2 移位寄存器退出11.2.3 集成寄存器芯片1.74HC373锁存器退出11.2.3 集成寄存器芯片74HC373锁存器功能表退出11.2.3 集成寄存器芯片2.74HC164移位寄存器退出3.74LS194双向移位寄存器退出11.2.3 集成寄存器芯片3.74LS194双向移位寄存器工作状态置零保持右移左移并行输入退出11.2.3 集成寄存器芯片3.74LS194双向移位寄存器退出主要要求： 了解计数器的特点和分

12、类。熟悉计数器的工作原理和表示方法。掌握集成计数器及其芯片的应用.退出11.3 计数器11.3.1 计数器概述1.计数器的分类按计数步长分:二进制、十进制和任意进制;按计数增减趋势分:加计数器、减计数器和可逆计数器;按触发器的CP脉冲分:同步计数器和异步计数器;按内部器件分:TTL和CMOS计数器。退出11.3.1 计数器概述2.计数器的基本原理（1）异步二进制加法计数器退出11.3.1 计数器概述2.计数器的基本原理（2）异步二进制减法计数器退出11.3.2 集成异步计数器及芯片1.集成异步二进制计数器10 0 0 00计数退出11.3.2 集成异步计数器及芯片2.集成异步十进制计数器退出1

13、1.3.2 集成异步计数器及芯片2.集成异步十进制计数器74LS290功能表输入输出1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 00 0 0 01 0 0 1 计数 计数 计数 计数退出11.3.3集成同步计数器及芯片1.集成同步二进制计数器退出11.3.3集成同步计数器及芯片集成同步二进制计数器74LS161功能表 工作状态01111011101 101置 零预 置 数保 持保持(但C=0)计 数退出11.3.3集成同步计数器及芯片集成同步二进制计数器(可加可减)退出11.3.3集成同步计数器及芯片2.集成同步十进制计数器退出11.3.3集成同步计数器及芯片集

14、成同步十进制计数器74160功能表 工作状态01111011101 101置 零预 置 数保 持保持(但C=0)计 数退出11.3.4任意进制计数器1.MN的情况置零法置数法退出11.3.4任意进制计数器1.MN的情况0000 0001 0010 0011 0100 0101 011011CP1&退出方法一：异步清零法例11.3.1试利用同步十进制计数器74160接成同步六进制计数器解11.3.4任意进制计数器1.MN的情况0000 0001 0010 0011 0100 0101 11CP1&0 0 0 0退出方法二：同步置零法例11.3.1试利用同步十进制计数器74160接成同步六进制计数

15、器解11.3.4任意进制计数器1.MN的情况10010000 0001 0010 0011 010011CP111 0 0 1退出方法三：同步置数法例11.3.1试利用同步十进制计数器74160接成同步六进制计数器解11.3.4任意进制计数器1.MN的情况0 0 0 00 0 0 0CP11退出方法一：并行进位法例11.3.3试利用两片同步十进制计数器构成一百进制计数器解11.3.4任意进制计数器2.MN的情况0 0 0 00 0 0 0CP1111退出方法二：串行进位法例11.3.3试利用两片同步十进制计数器构成一百进制计数器解11.3.4任意进制计数器2.MN的情况思考题:试利用两片同步十

16、进制计数器构成六十进制计数器 试利用两片74161构成123进制计数器退出主要要求： 了解时序电路的特点。熟悉同步时序逻辑的分析方法。退出11.4 同步时序逻辑电路的分析方法11.4.1 时序逻辑电路的分类及状态描述退出时序逻辑同步时序：所有触发器状态随CP一同变化。异步时序：各触发器状态的翻转是有前后顺序的。同步时序电路工作速度高于异步时序电路时序逻辑的时序关系描述方法主要有：状态方程、状态表、状态图和时序图等。11.4.2 时序逻辑电路的分析步骤(1)确定各个触发器的翻转条件；(2)写驱动方程;(3)确定状态方程;(4)写输出方程;(5)列状态表;(6)列状态图；(7)作时序图。退出11.

17、4.3 时序逻辑电路的分析举例退出1.同步时序电路分析举例例11.4.1分析所示电路的逻辑功能。解(1)三个同步触发的下降延JK触发器：CP统一控制FF0的CP、FF1的CP与FF2的CP，三触发器一同翻转。11.4.3 时序逻辑电路的分析举例退出1.同步时序电路分析举例例11.4.1分析所示电路的逻辑功能。解(2)驱动方程11.4.3 时序逻辑电路的分析举例退出1.同步时序电路分析举例例11.4.1分析所示电路的逻辑功能。解(3)状态方程(4)输出方程11.4.3 时序逻辑电路的分析举例退出(5)状态表0 0 0000 0C0 0 1010 00 1 0011 00 1 1100 01 0

18、0101 01 0 1000 11 1 0111 01 1 1000 111.4.3 时序逻辑电路的分析举例退出(6)状态图(7)时序图11.4.3 时序逻辑电路的分析举例2.异步时序电路分析举例(2)驱动方程退出例11.4.2图示为74LS290主体电路，试分析这部分电路的逻辑功能。(1)三个异步触发的下降延JK触发器：CPB控制FF0的CP，Q1控制FF1的CP，Q2控制FF2的CP。FF0FF1FF2解11.4.3 时序逻辑电路的分析举例(3)状态方程退出FF0FF1FF211.4.3 时序逻辑电路的分析举例(3)状态方程(4)状态表退出11.4.3 时序逻辑电路的分析举例退出(5)状态图 (6)时序图（工作波形）主要要求： 了解寄存器的特点和分类。熟悉寄存器的工作原理和表示方法。退出11.5 同步时序逻辑电路的设计方法11.5同步时序逻辑电路的设计方法1.同步时序逻辑电路设计步骤(1)设定状态图;(2)确定触发器类型;(3)得出状态卡诺图;(4)求出状态方程和输出方程;(5)检查能否自启动;(6)写出驱动方程；(7)画出逻辑图。退出11.5同步时序逻辑电路的设计方法2. 设计举例(1)设定状态图由题意知N= ,至少选用 个触发器,状态转换如下图所示:退出例11.5.1设计一个同步六进制计数器63解11.