数字芯片限流比较器_第1页
数字芯片限流比较器_第2页
数字芯片限流比较器_第3页
数字芯片限流比较器_第4页
数字芯片限流比较器_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、一种新颖的限流比较器的设计,610031)(西南交通大学学院,来源:微计算机信息摘要:设计了一个新颖的基于 Step-Down电源管理的 PFM(脉冲频率调制)限流比较器电路,在轻载时使进入 PFM 工作模式,因此能够延长电池并且大幅度的提高 Step-Down电源管理的效率。经分析和仿真表明:该比较器延迟小,具有简单、实用、可靠性高等优点。:降压转换器 脉冲频率调制 比较器 开关电源1 引言近年来,LDO(Low Dropout)线性稳压器和 DC/DC 变换器等电源管理已广泛应用于便携式电子系统中 1。但是,开关稳压器相对线性稳压器降低了平均输入电流,提高了效率2-3。Step-Down

2、电源属于 DC/DC 变换器中的降压变换器,它的主要缺点是,在轻载时比如待机时,静态电流较高,显著降低了电池的使用,所以在低负载条件下,通过 PFM 限流比较器来控制使之进入 Idle 模式,这样就大大延长了电池,提高了的效率。2本文采用的 DC-DC 降压变换器电路结构本文采用的 DC-DC 降压变换器结构采用同步校正器代替传统的二极管,极大地提高了DC-DC 降压变换器的效率,可达到 95%左右。的输入电压位于 2.7V 至 5V 之间,可工作在以下四种模式:固定频率的强制模式,同步模式,idle 模式,关断模式。13PFM 限流比较器的设计3.1比较器输入级的设计比较器输入级为射级耦合的

3、差分输入级。图 1比较器的输入级由上图可知 4,(Vi1V ) /ViE1 IES eET()1(Vi1V ) / V I ES eETiE 2()2则iC1可以近似为Iss1 (VI D / 2VT )IssIss VID1 (V/ 2V ) 1 (V/ 2V)iC1()322V2IDTIDTT同理 Iss Iss VIDi(4)C 222V2T可求得差分跨导为:iOIssGm ()5VID2VT在室温下,VT =26mV , 所以运放跨导等于2Gm 19.2Iss(6)此外,电阻R15,R16作为运放负载,出放大器输入级增益表达式如下: GmRout 19.2Iss(rO QP 46 |

4、R16)AV 1(7)3.2 比较器中间级比较器中间级由 D,E 输入,A 输出。MP724,MP725 的作用是减小 A 点电压的变化幅度,使得比较器具有较短的瞬态响应时间和较快的速度。现在计算折叠共源共栅运放的小信号电压增益,因为| Av | GmRout ,须计算Gm 和 Rout ,而Gm gmQP63(8)Rout (gmMN 662 gmbMN 6 62 )rOMN 662 (rOMN 653 | rOQP64 ) | rOMP722(9)所以, AV 2 表达式如下:AV 2 gmQP63 (gmMN 662 gmbMN 6 62 )rOMN 662 (rOMN 653 | rO

5、QP64 ) | rOMP722 (10)图 2 比较器中间级33.3 比较器输出级比较器的输出级(Active Load inverter)由 A 输入,B 输出(图 3),进一步提高放大器的增益,AV 3 gm PMOS (roPMOS| roNMOS )(11)因此,放大器总的增益 AV 表达式如下:AV AV 1 * AV 2 * AV 3(12)3.4PFM 限流比较器电路图图 3PFM 限流比较器电路图综合前面比较器输入级,输出级,中间级的设计,出图 3 所示的 PFM 限流比较器电路图。当功率管导通时,对电感电流充电,使得电感电流上升,同时功率管的漏端电压下降,电流采样电路通过采

6、样导通功率管的漏端电压,把采样得到的电压 LS2,LTH2 输入到PFM 限流比较器,当功率管的漏端电压下降到一定程度,使得 LS2 达到 PFM 限流比较器门限 LTH2 时,比较器输出至控制逻辑模块,从而使进入 PFM 工作模式以延长电池。4PFM 限流比较器的仿真4图 4PFM 限流比较器的仿真采用 HSPICE 对图 3 所示的电路进行了比较器功能的模拟,由图 4 可见当电感电流上升时,采样得到的电压 LS2 下降,当功率管的漏端电压下降到一定程度,使得 LS2 达到PFM 限流比较器门限 LTH2 时,比较器输出至控制逻辑模块,从而使进入 PFM工作模式以延长电池。此外,比较器延迟

7、70nS。5结束语本文成功地设计出一款应用到 DC/DC上的 PFM 限流比较器,并通过 HSPICE 进行了仿真。结果表明:电路结构简单,功耗低,响应速度快,完全满足新一代 DC/DC 产品的要求,且预计投入市场之后将获得上百万元的效益。本文作者创新点:本文采用的 DC-DC 降压变换器结构采用同步校正器代替传统的二极管,极大地提高了 DC-DC 降压变换器的效率,可达到 95%左右。基于该 DC-DC 降压变换器结构设计了一个新颖的基于 Step-Down的 PFM 限流比较器电路,在电源管理轻载时使进入 PFM 工作模式,因此能够延长电池并且大幅度的提高 Step-Down电源管理的效率。参考文献51,孟祥瑞,.DC-DC 开关电源管理的设计.微计算机信息,2006,21(1):1532Qun Zhao,Fred C.Lee. High-Efficiency,High Step-Down DC-DC Converters. IEEEtranions oner electronics,2003,18(1):65-74.3Linear and Switching Voltage Regulator Fundamentals, National Semiconductor Applicationnote. 1999.4AdelS.Sedra,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论