微机系统原理与接口技术--第八章 微机总线与接口技术

1、第八章 系统总线与接口技术 5学时8.1 总线的概念和分类8.2 ISA总线8.3 USB接口8.4 PCI总线8.1 总线的概念和分类总线：一组导线的集合系统与系统之间或系统内部各部件之间进行信息传输所必需的全部信号线的总和例：内部总线8位队列总线总线控制逻辑内部总线16位地址加法器20位地址总线16位数据总线总线接口部件BIU1 2 3 4 5 6指令队列CSDSSSESEU控制器ALU暂 存 器标志寄存器执行部件EU通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SI80888086IP暂存器8086总线例：系统总线MPURAMROMI/O接

2、口外设ABDBCB例：系统结构中的总线例：总线实体PCI总线外设接口总线总线同步并行总线 高速、高效 通信距离短并行总线串行总线异步并行总线半同步并行总线同步串行总线异步串行总线 距离远、简单 速度慢8.1.2 总线的分类按数据传输方式分类并行接口芯片将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信 D0D1D2D3D4D5D6D7目的D0D1D2D3D4D5D6D7源01010110串行接口芯片将数据的各位按时间顺序依次在一根传输线上传输，适于长距离、中低速通信RD目的TD源0 1 1 0 1 0 1 0CPU数据总线地址译码读出信号写入信号复位准备好中断请求地址输入设备输出

3、设备控制寄存器输入缓冲寄存器输出缓冲寄存器状态寄存器片选A0A1数据输入准备好数据输入数据输入回答数据输出数据输出准备好数据输出回答并行接口连接外设示意图总线片内总线（In Chip Bus）芯片总线（Component-Level Bus）内总线（Board-Level Bus）外总线（Communication Bus）按所处位置分类总线标准总线非标准总线按通用性、兼容性分类(系统)外总线如并口、串口(系统)内总线如ISA、PCI片(间)总线 三总线形式片内总线单总线形式微 机 总 线 结 构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板微机系统其 他 微 机系 统其

4、他 仪 器系 统微机系统的四级总线示意图MPURAMROMI/O接口外设ABDBCB一、并行总线的构成地址总线AB、数据总线DB、控制总线CB8.1.3 并行总线1、同步并行总线时序 同步时钟频率和数据总线宽度确定数据传输速度数据传输与时钟同步要求各个设备的速度相当二、并行总线的时序通过联络应答信号实现握手适应能力强，速度取决于较慢的设备握手信号2、异步并行总线时序在同步的基础上，插入等待周期能兼容总线上各种不同响应速度的设备使同步总线达到与异步总线相同的功能3、半同步并行总线时序三、并行总线的仲裁挂接在BUS上的主控设备：CPU、DMAC、DRAM刷新控制器、总线桥仲裁方式“菊花链”总裁（串

5、行）并行仲裁串并行二维仲裁任一时刻只能有一个模块拥有总线的控制权，总线仲裁的作用是确定模块如何分配并使用总线 1、“菊花链”总线仲裁方式三线“菊花链”：总线请求BR、总线允许BG、总线忙BB三线菊花链仲裁原理任一主控器Ci发出总线请求时，使BR1任一主控器Ci占用总线，使BB1，禁止BG输出主控器Ci没发请求(BRi=0)，却收到BG(BGINil)，则将BG向后传递(BGOUTil)当BRl，BB0时，仲裁器发出BG信号。此时，BGl，如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB0时，它可以占用一个或几个总线周期若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGI

6、Ni端出现了上升沿。接管总线。Ci接管总线后，BG信号不再后传，即BGOUTi0 2、并行总线仲裁方式总线仲裁器C1C2Cn总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）各主控器有独立的总线请求BR、总线允许BG，互不影响总线仲裁器直接识别所有设备的请求，并向选中的设备Ci发BGi3、串并行二维总线仲裁方式各链路上优先级由总线判决器内部逻辑决定同一链路上则由离总线判决器的远近程度确定四、并行总线标准名 称PC-XTISA(PC-AT)EISASTDVESA(VL)MCAPCI适应机型8086 PC286、386、486 PC386、486、586 PC工控机486、586系列

7、PCIBM PS/2与工作站奔腾系列PC、工作站最大传输率4MB/s16MB/s33MB/s2MB/s266MB/s40MB/s133MB/s总线宽度8位16位32位8位32位32位32位总线时钟4MHz8MHz8.33MHz2MHz66MHz10MHz33MHz名 称PC-XTISA(PC-AT)EISASTDVESA(VL)MCAPCI同步方式同步异步同步仲裁方式集中集中集中集中集中逻辑时序边缘敏感边缘敏感边缘敏感电平敏感边缘敏感地址宽度2024322032/64负载能力886无限制6无限制3信号线数143901094964位扩展不可不可无规定不可可可可自动配置无无无可可并发工作可可发方式

8、可引脚复用非非非非非是8.1.4 串行总线一、串行总线的构成只有数据总线，没有地址总线、控制总线总线上信息（数据、地址）按位传输总线规模小，特别适用于远距离通信也可作为系统内部通信和近距离通信COM口 RS-232、RS-485串行通信接口USB接口SPI/QSPI串行扩展接口I2CMicrowire二、串行总线的技术特点总线上信息（数据、地址）按位传输1、传输方式：单工、半双工、全双工传输率 bps波特率2、传输速率110bps、300bps、1200bps、2400bps、4800bps、9600bps、19200bps信号线数量少3、通信控制方式降低了传输成本但对通信双方的收发电路来说，

9、增加了复杂性速率相同约定数据传送格式差错控制应答控制以数据位之间的时间相关性来分类，分为同步通信和异步通信1、同步传输方式(先发MSB)信息的字节与字节之间、位与位之间均与同步时钟有严格的时间关系2、异步传输方式(先发LSB)信息的同一字节中虽有相对的时间关系但字节与字节之间无任何时间关系串行连接中具备3台或更多的设备时，所有设备共享一条通路，并用一个网络协议决定每台设备在什么时候可以发送由于只有数据总线，串行通信只保证串行数据的准确传输，而不关心该数据是什么意义所以必须要有相应的通信协议配合才能实现完整的数据通信功能4、差错控制差错控制：包括检错和纠错奇偶校验CRC循环冗余校验三、串行总线标

10、准目前应用最广泛的标准串行总线接口之一1、RS-232标准数据帧格式空闲、起始位、数据位、校验位、停止位接收端采用比数据速率高数倍（如16倍）的采样时钟对数据线上信号进行采样，并按照一定规则进行判决以恢复出数据信息收发双方的时钟差异不能超过一定限度，否则会造成数据采样判决错误此外，该方式还有利于提高抗干扰能力最初是为远程通信连接数据终端设备DTE与数据通信设备DCE而制定的2、RS-232C标准该标准规定了22条控制信号线，使用DB25连接；常用信号线有8根，可使用DB9连接最简单的连接仅需3根连线MODEMTEL LANInternetDCEDTERS-232CRS-232C信号定义DB25

11、引脚号DB9引脚号功能说明DB25引脚号DB9引脚号功能说明1保护地14(辅信道)发送数据(TxD)23发送数据(TxD)*15发送信号单元定时( DCE为源)32接收数据(RxD)*16(辅信道)接收数据(RxD)47请求发送(RTS)*17接收信号单元定时( DCE为源)58清除发送(CTS)*18未定义66数据通信设备准备好(DSR)*18(辅信道)请求发送(RTS)75信号地(公共地)*204数据终端准备好( DTR)*81数据载体检测(DCD)*21信号质量检测8(保留供数据通信设备测试)229振铃指示(RI)*10(保留供数据通信设备测试)23数据信号速率选择( DTE/DCE为源

12、)11未定义24发送信号单元定时( DTE为源)12(辅信道)数据载体检测(DCD)25未定义13(辅信道)清除发送(CTS)空号（Space）和控制、状态信号的逻辑“0”对应于电平3V15V传号（Mark）和控制、状态信号的逻辑“1”对应于电平3V15VRS-232C标准采用负逻辑：因此各终端通信必须经过电平转换 可使用专用的电平转换芯片，如MAX232等RS-232电气标准采用了平衡差分传输技术，提高了共模抑制能力，大大减小了地线电位差引起的麻烦3、RS-422/423标准为RS-422标准的改进增强版本，并兼容RS-422标准逻辑电平与传统数字逻辑TTL兼容，且对物理层没有任何严格要求4

13、、RS-485标准： 由Philips公司推出的用于IC之间的一种二线制全双向同步串行扩展总线串行数据线SDA、串行时钟线SCL5、I2C总线标准USB（Universal Serial Bus）是外设与计算机连接的接口总线简化外设的连接过程，具备即插即用、热插拔、接口体积小、节省系统资源、传输可靠、良好的兼容性、共享式通信、低成本6、USB标准鼠标U盘打印机摄像头其前身是1996年由苹果公司起草的，称之为火线（Fire Wire）并注册为其商标7、1394标准速度高400Mbps 800Mbps 1.6GbpsIEEE 1394接口有6针和4针两种类型可提供840V最大1.5A电流供物理层使

14、用作为一个工业标准的高速串行总线，已广泛用于数字摄像机、机顶盒、计算机及其外设等PC总线或XT总线 8.2 ISA总线 数据宽度为8位的ISA总线由62根信号线组成，分A,B面 AT总线 PC总线的基础上增加了36根信号线 ，增加了C，D面8.2.1 ISA总线的特点特点一： 1K字节的I/O地址空间（0000H03FFH） 24位存储器地址 8位或16位数据存取 15级硬件中断 7级DMA通道 产生I/O等待状态 特点二： 它是一种多主控（MultiMaster）总线，除主CPU 外，DMA控制器、DRAM刷新控制器和带处理器的智 能接口控制卡都可以成为ISA总线的主控设备 8.2.1 IS

15、A总线的特点特点三：可支持8种类型的总线周期 8位或16位的存储器读周期 8位或16位的存储器写周期 8位或16位的I/O读周期 8位或16位的I/O写周期 中断请求和中断响应周期 DMA 周期 存储器刷新周期 总线仲裁周期ISA总线信号元 件 面焊 接 面管脚号信号名称管脚号信号名称A1B1GNDA2D7B2RESET DRVA3D6B3+5VA4D5B4IRQ2A5D4B55VA6D3B6DRQ2A7D2B712VA8D1B8A9D0B9+12VA10I/O CHRDYB10GNDA11AENB11A12A19B12A13A18B13A14A17B14A15A16B15A16A15B16D

16、RQ3A17A14B17A18A13B18DRQ1A19A12B19A20A11B20CLKA21A10B21IRQ7A22A9B22IRQ6A23A8B23IRQ5A24A7B24IRQ4A25A6B25IRQ3A26A5B26ISA总线信号元 件 面焊 接 面管脚号信号名称管脚号信号名称A27A4B27T/CA28A3B28ALEA29A2B29+5VA30A1B30OSCA31A0B31GNDC1D1C2LA23D2C3LA22D3IRQ10C4LA21D4IRQ11C5LA20D5IRQ12C6LA19D6IRQ13C7LA18D7IRQ14C8LA17D8C9D9DRQ0C10D10

17、C11D8D11DRQ5C12D9D12C13D10D13DRQ6C14D11D14C15D12D15DRQ7C16D13D16+5VC17D14D17C18D15D18GND8.2.2 ISA信号说明1）数据线D0D15：双向三态2）低位地址线A0A19：输出，可寻址1MB3）高位低线LA17LA23：输出，寻址范围16MB，A19A17不复用，提高数据传输率4）地址锁存允许信号ALE：输出，高电平有效5）中断请求信号IRQ2IRQ7、IRQ10IRQ14：输入，上升沿有效7）I/O写信号 ：输出，低电平有效6）I/O读信号 ：输出，低电平有效10）地址使能信号AEN：输出，高电平有效。高电

18、平表示DMA周期。CPU控制总线时，该信号保持低电平ISA信号说明8）存储器读 ：输出，低电平有效9）存储器写 ：输出，低电平有效12）16位I/O片选信号 ：输入，低电平有效13）16位存储器片选 ：输入，低电平有效11）数据总线高字节使能 ：输出，低电平有效8.2.3 ISA总线的电源规格总线电源电压(V)电流最大值(A)最小测量电压(V)峰/峰噪声最大值保护槽电流(A)最小值最大值8位最大值16位最小值+12V5%11.412.61.51.510.8120mV2.02V10%10.813.20.30.310.2120mV2.0+5V5%4.55.253.04.54.550mV2.05V1

19、0%4.55.50.20.24.350mV2.0ISA总线机械尺寸 8.2.4 ISA总线的典型操作时序 8位存储器读/写周期时序 8位IO读/写周期时序16位存储器读/写周期时序16位IO读/写周期时序DMA启动存储器读I/O写周期时序DMA启动I/O读存储器写周期时序中断响应周期时序8.3 USB接口8.3.1 概述USB是英文Universal Serial Bus 1996年公布USB 1.0版本协议1997年有USB外设目前计算机与外设连接采用USB 1.1标准2000年发布了USB 2.0规范，数据的传输速率480MbpsUSB外设键盘、鼠标、游戏杆摄像头、扫描仪打印、电视盒调制解

20、调器、网卡CD-ROM、CDRW、硬盘、软驱声卡、音箱手机充电器说写电子板USB HubUSB外设汽车钥匙电话数码相机电子眼银行刷卡机U盘/手表游戏杆手机键盘/鼠标鼠标U盘计算机USB特点速度快：USB 1.1传输速率12Mbps，USB 2.0传输速率480Mbps连接简单快捷：直接连接，无需关机、重新启动、打开机箱等操作无需外接电源：USB提供内置电源，能向低压设备提供5V的电源支持多连接：USB支持多设备连接，良好的兼容性：USB接口标准有良好的向下兼容性低功耗8.3.2 物理接口与电气连接 VBUS VBUS D+ D- GND GND D+ D- USB接头8.3.3 USB硬件组成

21、USB主机（USB HOST）USB设备（USB DEVICE）USB集线器（USB HUB） USB软件组成主控制器驱动程序（Host Controller Driver）：主控制器驱动程序完成对USB交换的调度设备驱动程序（USB Device Driver）：设备驱动程序是用来驱动USB设备的程序USB芯片驱动程序（USB Driver）：USB芯片驱动程序在设备设置时读取描述寄存器以获取USB设备的特征，并根据这些特征，在请求发生时组织数据传输 8.3.4 USB通信流与端点端点：USB设备中的用于数据传输交换的缓冲区每个USB设备中包含了若干个端点端点0端点：用于设备初始化，一经上电

22、，即自动完成配置非0端点：用于数据传输等操作，最多有16个输入端点和16个输出端点USB设备通过端点传输数据，实现数据流通信！8.3.5 USB传输方式USB传输的数据类型控制信号流：传输控制信号块数据：传送大量数据中断数据：传送少量随机信号，如事件通知实时数据：传送固定速率的数据，如语音数据USB数据传输方式控制传输方式：设备控制指令、设备状态查询及确认命令 批传输方式 ：较为大量的数据中断传输方式 ：需及时处理的数据，单向到主机等时传输方式 ：主要用于实时传输8.3.6 USB包交换结构USB的数据传输交换通过包实现。包是数据交换的基本单位主机设备标志包（令牌包）数据包握手包主机设备标志包

23、（令牌包）数据包握手包USB数据传输交换过程8.3.7 USB2.0与OTGUSB2.0特点速度快：480Mbps热插拔兼容USB1.0、1.1支持多USB设备连接USB OTG同时具有USB主机和设备功能8.4 PCI总线PCI总线也称为外部设备互连，为Peripheral Component Interconnect Special Interest Group，缩略语为PCISIG1992年6月推出1.0版本1993年4月推出2.01995年6月2.1版本1998年12月推出2.2版本PCI总线特点高性能：时钟频率33MHz，传输速率每秒132/264MB线性突发传输：支持突发数据传输周

24、期，确保总线满载数据减少存取延迟采用总线主控和同步操作不受处理器限制适用于便携式计算机、服务器等各种机型与ISA、EISA及MCA总线完全兼容预留扩展空间，具有自动配置功能工作站的PCI系统结构图扩展总线PCI局部总线处理器AGP接口桥/存储控制器LAN图形扩展总线桥基本I/O设备SCSICache运动视频DRAM音频PCI总线连接器PCI总线规范定义了5V和3.3V两种工作电源电压连接器有32位和64位两种5V的连接器用于3.3V时，需要旋转180度PCI接口卡的金手指根据需要可设计成5V通用、5V/32位、5V/64位以及3.3V通用、3.3V/32位、3.3V/64位等多种形式32位PC

25、I总线连接器32位PCI总线连接器引脚序号5V/32位连接器引脚排列3.3V/32位连接器引脚排列PCI总线接口信号C/BE3: 0#命令类型说明C/BE3:0#命令类型说明0 0 0 0中断应答（中断识别）1 0 0 0保留0 0 0 1特殊周期1 0 0 1保留0 0 1 0I/O读（从I/O口地址中读数据）1 0 1 0配置读0 0 1 1I/O写（向I/O口地址中写数据）1 0 1 1配置写0 1 0 0保留1 1 0 0存储器多行读0 1 0 1保留1 1 0 1双地址周期0 1 1 0存储器读(从内存空间映象读数据)1 1 1 0存储器读行0 1 1 1存储器写(向内存空间映象写数

26、据)1 1 1 1存储器写并无效一、总线操作命令二、PCI总线协议PCI的基本总线传输机制是突发传输，包括一个地址相位和一个或多个数据相位，支持存储器和I/O突发传输是指主桥电路（位于主处理器和PCI总线之间）可将针对存储器的多次访问在不影响正常操作的前提下合并为一次传输置位基地址寄存器的预取位，可将数据预取与写合并。并可区分哪些空间可合并，哪些不能合并遇到不可预取或任意范围的读操作时，停止合并I/O访问一般只有一个数据相位，因此不能突发访问 1、PCI总线的传输控制数据传输控制信号线FRAME，主设备驱动，传输起始和结束IRDY，主设备驱动，允许插入等待周期TRDY，从设备驱动，允许插入等待

27、周期无论主/从设备，一旦启动数据传输，就必须完成最后一次数据传输完成时，FRAME和IRDY信号均被撤消，接口信号回到空闲状态FRAME无效、而IRDY有效时，总线忙；都无效时，总线空闲一旦设置了IRDY信号，直到当前数据相位结束为止，主设备不能改变IRDY信号和FRAME信号的状态 2、PCI总线的寻址三种地址空间：内存地址空间、I/O地址空间和配置地址空间PCI总线的每个设备都有自己的地址译码逻辑支持正向、负向两种地址译码方式正向译码：每个设备都监视地址总线上的访问地址是否落在它的地址范围内负向译码：未被其他设备在正向译码中接受的所有译码要等总线上其他所有设备都拒绝之后才能确定，总线上只能

28、有一个设备采用此种方式。如标准扩展总线1）I/O地址空间采用全部译码在I/O访问中，ADl:0一方面用来产生DEVSEL信号，另一方面说明传输的有效字节AD1AD0C/BE3#C/BE2#C/BE1#C/BE0#00XXX001XX0110X0111101112）内存地址空间AD31:02译码得到双字边界对齐的起始地址，每个数据周期过后地址加4，直到传输过程结束ADl:000时，突发传输顺序为地址递增方式ADl:001时，为Cache行切换方式ADl:01X时，保留3）配置地址空间IDSEL信号有效且AD1：000，则该设备被选为访问的从设备ADl:001，且译码符合某桥电路的编号，则说明配置

29、访问是针对该桥电路后面的设备AD7:2用于选择每个设备配置空间的双字寄存器(共64个)AD10:8用于选择某个功能设备AD31:11无意义3、字节对齐字节使能信号说明哪些字节有效。PCI总线上不能进行字节的交换，但64位总线的主设备可交换双字数据来源于可缓冲的存储器时，无论使能是否有效，须传送所有字节不支持高速缓存但支持预取的从设备，也可回送全部字节而不受字节使能信号的控制字节使能可相邻或不相邻地组合从设备必须通过发送TRDY使数据传输完成4、PCI总线的驱动与过渡交换周期：为避免多个设备同时驱动一个PCI信号而产生竞争，信号由一个设备驱动转换到另一个设备驱动时，中间插入的时钟周期。用双箭头表示不同信号的交换周期出现的时刻不同所有AD信号在每个地址相位和数据相位期间，都必须是稳定状态(即使未用)三、PCI总线数据传输过程PCI总线操作时序，介绍各信号之间的约束关系。当某信号以虚线画出时，则表示没有设备驱动它。 lPCI总线上的读操作2、PCI总线上的写操作四、PCI总线仲裁机制PCI的仲裁机制是基于访问的，而不是基于时间。采用集中仲裁方式总线管理必须为每次访问进行仲裁，主设备要访问总线，必须提出仲裁请求集中仲裁机构通常采用轮转优先级等仲裁算法 五、PCI总线其他操作1、PCI设备