微机原理与单片机应用课件：第4章3-4 8086(8088)的CPU总线

1、4.3 8088/8086的CPU总线8086/8088芯片有40条引线，双列直插式封装。某些引线有具有多种功能，有两种情况：分时复用； 不同的工作模式（组态）功能不同。8086/8088在不同应用场合可以设计成不同的工作模式（组态）：最大模式（组态）最小模式（组态）4.3.1 8086/8088的CPU引线14.3 8088/8086的CPU总线引脚分类:地址线数据线控制线和状态线电源和时钟线4.3.1 8086/8088的CPU引线21.地址和数据总线 数据总线用来在CPU 内存之间交换信息，双向，三态信号 地址总线用来CPU 内存地址（或I/O地址），单向，（输出），三态信号 3图中16

2、,15,14,2及39，38，37，36，35引脚这20根线中，一个功能即为CPU向外发出的地址线在AD0AD7中8根线中有两个功能:一方面作为地址的低8位地址发出A0A7;另一方面它也作为8位数据线D0-D7进行由CPU到RAM，I/O的双向数据通信传送 两者分时复用4在A16/S3A19/S6 4 根线中，也具有两个功能一方面作为地址的高4 位，发出A16A19 另一方面它也作为4个状态线输出状态 S3S6也是分时复用的 S4S3含义00当前正在使用ES01当前正在使用SS10当前正在使用CS,或未用任何段寄存器11当前正在使用DSS6恒为0S5反映FR的IF位状态 5关于8086的第34

3、号引脚： BHE/S7 (Bus High Enable/Status)高8位数据总线允许/状态复用引脚（输出，三态）分时复用信号 8086为了读写16位字及奇数地址的8位字节方便起见，使用该引脚 。6奇地址存储器偶地址存储器A0A19A1D7D0D15D8（34）512K*8512K*8D7D0D7D000005H00004H00003H00002H00001H00000H一个字BHE A0 0 0 字操作 0 1 奇地址高位字节 1 0 偶地址低位字节BHESELSEL00005H00004H00003H00002H00001H00000H一个字BHE A0 0 0 字操作 0 1 奇地址

4、高位字节 1 0 偶地址低位字节8086的存储器结构78关于8088的第34号引脚：SS0此引脚与IO/M、DT/R两信号一起，反映8088所执行的操作。92. 控制总线 8088/8086CPU可工作在两种工作模式：最大/最小模式 （组态）MN/MX引脚（33）决定：接高电平：最小模式接低电平：最大模式102.控制总线最小模式时，所有的控制总线（例如RD，WR，地址锁存等）均由8088/8086全部提供 最大模式时，系统的控制总线由总线控制器8288提供，8088只要把当前的状态信号S2，S1，S0送给8288，8288即能依次产生相应的控制信号111213NMI非屏蔽中断引脚（入） INT

5、R可屏蔽中断请求信号引脚（入） RD 读信号引脚（出） RESET复位信号（入） READY “准备好”信号引脚（入） TEST-WAIT指令的检测线（入）a.与工作方式无关的控制线 14最小方式 :INTA-可屏蔽中断请求应答 （出，低有效） ALE-地址锁存允许 （出，下降沿的有效） DEN数据允许信号（三态，输出） DT/R数据输出/输入 （三态，输出） WR写信号（出） HOLD 保持请求（输入）HLDA 保持响应（出） M/IO存储器或端口b.与工作方式有关的 154.3.2 8088的CPU系统和CPU总线要使CPU工作起来，还得配上存储器，时钟信号，地址锁存，总线驱动等电路。 地

6、址锁存器：74LS373或8282双向总线驱动器，又称数据收发器：8286或74LS245时钟发生器 8284A16178282 / 74LS373 具有三态正相输出的锁存器内部包含8个D触发器引脚：DI0DI7 输入DO0DO7 输出STB 或LE 锁存信号OE# 输出允许功能：STB or LE= 1 锁存数据OE# = 0 将锁存的数据输出功能类似的还有8283/74LS374,但为反相输出锁存器18198282AD0AD1AD2AD3AD4AD5AD6AD7AD8AD9AD15A16A17A18A19BHE 数据DI0 DO0DI1 DO1DI2 DO2DI3 DO3DI4 DO4DI

7、5 DO5DI6 DO6DI7 DO7DI0 DO0DI1 DO1DI7 DO7ALESTBSTBSTB地址808682828282OEOE 8282/74LS373锁存器与8086的连接208286 / 74LS245 双向三态驱动器引脚：A0A7和B0B7 双向数据线OE# 输出允许T 方向控制功能：OE#=0时，门导通；门导通时: T=0，BA；T=1，AB功能类似的还有8287但为反相输出双向总线驱动器21228286T8088数据总线AD0AD1AD2AD3AD4AD5AD6AD7A0A1A2A3A4A5A6A7B0B1B2B3B4B5B6B7接地址锁存器OEOETDENDT/R01

8、18286总线驱动器与8088的连接238286与8086的连接24最小组态下的8088CPU系统配置25最大模式下的引脚 QS1,QS0指令队列状态信号（出） 指令状态信号的含义QS1QS0无操作00从指令队列的第一个字节中取走代码01队列为空10从指令队列的第一字节后续字节中取走代码11S2,S1,S0总线周期状态信号操作过程S2S1S0发中断响应信号000读I/O端口001写I/O端口010暂停011取指令100读内存101写内存110无源状态111LOCK总线控制封锁信号（出） RQ/GT1，RQ/GT2 总线的请求/允许控制（双向） 26最大模式下的系统配置时针发生器 8284 地址

9、锁存器 8282（或74LS373） 数据收发器 8286 （或74LS245)总线控制器8288 27CPU的主要操作系统的复位和启动操作总线操作中断操作最小工作模式下的读/写操作最大工作模式下的读/写操作4.4 8088的主要操作时序284.4.1 指令周期、总线周期和T状态指令周期（instruction cycle）：执行一条指令所需要的时间称为指令周期。执行不同的指令的时间可能不同。总线周期（bus cycle）：每访问一次总线的时间。总线周期是指令周期的最小单位，基本的总线周期有存储器读写周期、I/O端口的读写周期、中断响应周期等。例如：当CPU从存储器或I/O端口存取一个字节就是

10、一个总线周期。T状态（T state）：CPU处理动作的最小时间单位，也就是时钟周期（clock cycle)。每个总线周期通常包含4个T状态。29每个总线周期通常包含4个T状态，但总线访问时存储器或I/O设备处于忙状态或未准备好，需要插入若干个等待状态。CLKT1 T2 T3 T4总线周期最基本的总线周期30CLK无作用状态浮空三态门输出信号RESET输入8086/8088的启动和复位信号内部RESETCPU立即停止操作，清FR，DS，ES，SS、IP及指令队列。同时，置CS为FFFFH。当RESET变为低电平时，CPU从FFFF0H单元开始启动。进入内部RESET后系统的复位和启动操作RE

11、SET，复位信号，输入（至少保持4个时钟周期的高电平）31时钟与复位芯片828432T1 T2 T3 T4CLKALE 最小工作模式下的总线读周期M/IOA19A16S6S3BHERDDT/RDENAD15AD0高=M地址地址低=IO输出输出S6S3数据输入如果是8088有哪些不同？8086最小组态下的时序338088最小组态下的读时序34数据TwCLKALEM/IOA19A16S6S3RDDT/RDENAD15AD0 具有等待状态的总线读操作BHET1高=M地址地址READY低=IO输出输出T2S6S3T3输入T435 最小工作模式下的总线写操作（8086）T1 T2 T3 T4CLKALEM/IOA19A16S6S3BHEWRDT/RDENAD15AD0数据S6S3高=M地址地址输出读操作和写操作有哪些不同？*输出低=IO输出36 4.4.3 最大组态下的时序 读总线周期时序T1 T2 T3 T4CLKALES2S1S0A19A16S6S3DT/RDENAD15AD0 BHES2S1S0地址地址输出输出S6S3