4选1多路选择器_第1页
4选1多路选择器_第2页
4选1多路选择器_第3页
4选1多路选择器_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、设计题目：4选1多路选择器院 系：电子信息与电气工程学院学生姓名：学 号： 200902070020专业班级：09电子信息工程专升本2010年12 月 9日1选一多路选择器1.设计背景和设计方案1.1设计背景多路选择器是典型的组合电路，在学完2选1多路选择器后，这里进行4选1多 路选择器的设计实践，以充分掌握多路选择器的本质性原理，进一步熟悉VHDL的结构、 语句描述、数据规则和语法特点。1.2设计方案4选1多路选择器的电路模型如图1-1所示，a,b,c和d分别为四个数据输入端 的端口名，s1和s0为通道选择控制信号输入端的端口名，y为输出端的端口名。主要 通过s1和s0的不同组合输入来控制四

2、个数据端的数据从y端输出。“mux41a”是此器 件的名称，从名称中可以体现出该器件的基本功能特点。 nrux4taX- d图1-1 4选1多路选择器的电路模型2.方案实施2.1方案描述图1-1所示 的表达方式来实现s0=0，. s1=0器是组合电路可以通过s1和s0 的数据类型为，s1MIFTHEN和CASE语句STD_LOGIC_VECTOR ;当*和s0=1， s1=1；时，输出y分别是a,b,功能，关于CASE的应用不再过多展开。以下是用IF_THEN来实现多路选择器的VHDL描述：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux4

3、1a ISPORT (s0: IN STD_LOGIC;s1: IN STD_LOGIC;d: IN STD_LOGIC;c: IN STD_LOGIC;b: IN STD_LOGIC;a: IN STD_LOGIC;y: OUT STD_LOGIC);END;ARCHITECTURE one OF mux41a ISBEGINPROCESS (s0,s1)BEGINIF s0=0 AND s1=0 THEN y=a;ELSIF s0=1AND s1=1 THEN y=b;ELSIF s0=1 AND s1=0 THEN y=c;ELSIF s0=1 AND s1=1 THEN y=d;END

4、 IF;END PROCESS;END one;2.2仿真验证以上程序编译后，创建生成的元件符号如图1-1，这就初步证实了该方案的可行性， 从而使该电路得以物理实现。s1=0 ； s0=1，图1-2是程序的仿真波形，从图中可以看出当s0=0si=0 ； s0=0 , si=1；和 s0=T，, si=1；时，输出 y 分别是 a,b,c 和 d。这里用IF_THEN语句来实现了 4选1的功能，最终验证了该设计的正确性。图1-2 mux41a功能时序波形3.结果和结论通过VHDL来实现预想电路功能是很方便的。同一电路有着多样化的设计方案，而 且对电路的VHDL描述还可以通过仿真来完成和检验设计方案的可行性与正确

人人文库> 全部分类> 图纸下载 > 毕业设计

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论