电子技术习题解答.第8章.触发器与时序逻辑电路及其应用习题解答

1、第8章 触发器和时序逻辑电路及其应用习题解答 8.1 已知基本RS触发器的两输入端和的波形如图8-33所示，试画出当基本RS触发器初始状态分别为0和1两种情况下，输出端的波形图。图8-33 习题8.1图解：根据基本RS触发器的真值表可得：初始状态为0和1两种情况下，的输出波形分别如下图所示：习题8.1输出端的波形图8.2 已知同步RS触发器的初态为0，当S、R和CP的波形如图8-34所示时，试画出输出端的波形图。图8-34 题8.2图解：根据同步RS触发器的真值表可得：初始状态为0时，的输出波形分别如下图所示：习题8.2输出端的波形图8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-

2、35所示，试画出触发器初始状态分别为0时，输出端的波形图。图8-35 习题8.3图解：根据主从JK触发器的真值表可得：初始状态为0情况下，的输出波形分别如下图所示：习题8.3输出端的波形图8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出端和端的波形。图8-36 习题8.4图解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。即：（a）JK1；n1，上升沿触发（）JK1；n1， 下降沿触发（）K0，J1；n1Jn1，上升沿触发（）K1，J；n1Jnn，上升沿触发（）Kn，J；n1Jn，上升沿触发（）Kn，J；

3、n1Jn，下降沿触发，再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端的波形分别如图（a）、（b）、（c）、（d）、（e）和（f）所示，其中具有计数功能的是：（a）、（b）、（d）、（e ）和（f）。各个电路输出端的波形与相应的输出端的波形相反。习题8.4各个电路输出端的波形图8.5 已知如图8-37所示的主从JK触发器和它的输入端CP的波形图，当各触发器的初始状态均为1时，试画出输出端1和2的波形图?若时钟脉冲C 的频率为200Hz，试问输出端1和2波形的频率各为多少？图8-37 习题8.5图解：根据逻辑图可得驱动方程，即：J1K11；J2K21。根据JK触发器的翻转条件

4、、驱动方程和真值表，可直接画出当初始状态为1时，1和2的输出波形分别如图所示。从波形图可看出，1的周期为C的两倍，2的周期为1的两倍，若C的频率为200Hz，则1的频率为100Hz，2的频率为50Hz。习题8.5电路输出端1和2的波形图8.6 逻辑电路图如图8-38（a）所示，输入信号CP、A和B的波形图如图8-38（b）所示的，设触发器的初始状态为0。试写出它的特性方程，并画出输出Q端的波形。 （a） （b） 图8-38 习题8.6图解：根据逻辑图可得驱动方程，即：JKAB。特性方程为：n+1Jn。当初始状态为0时，的输出波形如图所示。 习题8.6电路输出端的波形图8.7 已知维持阻塞D触发

5、器波形的输入CP和D的波形图如图8-39所示，设触发器的初始状态为0。试画出输出端和的波形。图8-39 习题8.7图解：根据D触发器的翻转条件和真值表，可直接画出当初始状态为0时，输出端和的波形分别如图所示。习题8.7电路输出端和的波形图8.8 如图8-40（a）所示，F1是D触发器，F2是JK触发器，CP和A的波形如图8-40（b）所示，设各触发器的初始状态为0。试画出输出端1和2的波形。 （a） （b） 图8-40 习题8.8图 解：根据逻辑图可得驱动方程，即：DA；JK1。根据D、JK触发器的翻转条件、驱动方程和真值表，可直接画出当初始状态为0时，1和2的输出波形分别如图所示。习题8.8

6、电路输出端1和2的波形图8.9 分析如图8-41所示电路的逻辑功能，设各触发器的初始状态为0。写出电路的输出方程方程和画出时序图。图8-41 习题8.9图解：（1）根据逻辑图列写输出方程：CO根据逻辑图列写各个触发器的驱动方程：J0K01；J1、K1；J2 、K2。将驱动方程代入特性方程可得状态方程：，（2）将所有初态的组合代入状态方程进行状态计算，并编制状态转换表如表所示。（3）：由状态转换表可直接画出时序图如图所示。从上述分析可知，其逻辑功能为同步五进制加法计数器。 习题8.9的状态转换表 习题8.9的时序图8.10 分析如图8-42所示电路的逻辑功能，设各触发器的初始状态为0。画出时序图

7、。图8-42 习题8.10图解：（1）从逻辑图列各个触发器驱动方程：D0；D1；D201。（2）根据D触发器的翻转条件、驱动方程和真值表，可直接画出时序图如图所示，由时序图可编制状态转换表如表所示。从上述分析可知，其逻辑功能为异步五进制加法计数器。 习题8.10的时序图 习题8.10的状态转换表8.11 分析如图8-43所示电路的逻辑功能，设各触发器的初始状态为0。写出电路的输出方程和画出时序图。图8-43 题8.11图解：（1）根据逻辑图列写各个触发器的驱动方程：J0、K01；J1K11；J2 、K21。将驱动方程代入特性方程可得状态方程：，（2）将所有初态的组合代入状态方程可直接画出时序图

8、如图所示。从上述分析可知，其逻辑功能为异步八进制加法计数器。习题8.11的时序图8.12 试用边沿JK触发器设计一个同步五进制加法计数器。解：习题8.9的逻辑图即为同步五进制加法计数器。8.13 试用边沿D触发器设计一个同步十进制计数器。解：根据D触发器的逻辑功能和同步十进制计数器的工作原理，用边沿D触发器设计的同步十进制计数器逻辑电路图如图所示。至于其工作原理读者可自行分析。习题8.13的逻辑电路图8.14试分别用以下集成计数器设计十二进制计数器。（1）利用CT74LS161的异步清零功能。 （2）利用CT74LS161和CT74LS163的同步置数功能。（3）利用CT74LS290的异步清

9、零功能。解：（1）利用计数器CT74LS161的异步清零功能。假设CT74LS161的并行输入数据端均接入0000码，即D3D2D1D00000，相当于十进制数的0。因为要构成十二进制计数器，所以N12，若反馈数码的十进制数用M表示，则MN012，即反馈数码为1100。所以，我们采用与非门译码且经化简后可得，且同时令CTTCTP1即可。它的逻辑图如图所示。至于它的工作原理和时序图这里就不多介绍了。 习题8.14(1)的逻辑图（2）假设CT74LS161的并行输入数据端均接入0001码，即D3D2D1D00001，相当于十进制数的1。因为要构成十二进制计数器，所以N12，若反馈数码的十进制数用M

10、表示，则MN1112，即反馈数码为1100。所以，我们采用与非门译码且经化简后可得，且同时令CTTCTP1即可。它的逻辑图如图所示。至于它的工作原理和时序图这里就不多介绍了。习题8.14(2)的逻辑图（3）因为N12，且CT74LS290采用异步置零，所以相应的反馈清零码应为1100。根据CT74LS290型二五十进制计数器的逻辑功能可知，我们只要把它的3、2端分别接在R0（1）和R0（2）上，且S9（1）和S9（2）同时接地，0端接在CP1上，计数脉冲从CP0输入即可。它的逻辑图如图所示。至于它的工作原理和时序图这里就不多介绍了。习题8.14(3)的逻辑图8.15试分别用以下集成计数器设计二

11、十四进制计数器。（1）利用CT74LS161的异步清零功能。（2）利用CT74LS163的同步清零功能。（3）利用CT74LS161和CT74LS163的同步置数功能。（4）利用CT74LS290的异步清零功能。解：（1）因为M24，所以24M28，即需要两片集成CT74LS161型四位二进制同步计数器，再用异步反馈清零法构成二十四进制计数器。因为是异步清零，而24对应的二进制数为00011000，所以，可令高位片（）的0001，低位片（）的Q3Q2Q1Q01000。在输入第24个计数脉冲CP时，计数器计到24时，计数器的状态为Q3Q2Q1Q000011000，其反馈清零函数为，这时，与非门输

12、出低电平0，使两片CT74LS163同时被清零，从而实现二十四进制计数。逻辑电路如图所示。习题8.15(1)的逻辑图（2）因为M24，所以24M28，即需要两片集成CT74LS163型四位二进制同步计数器，再用同步反馈清零法构成二十四进制计数器。因为是同步清零，所以反馈的状态应是24123，而23对应的二进制数为00010111，所以，可令高位片（）的0001，低位片（）的Q3Q2Q1Q00111。当计数器计到23时，计数器的状态为Q3Q2Q1Q000010111，其反馈清零函数为，这时，与非门输出低电平0，在输入第24个计数脉冲CP时，使两片CT74LS163同时被清零，从而实现二十四进制计

13、数。电路如图所示。习题8.15(2)的逻辑图（3）因为M24，所以24M28，即需要两片集成CT74LS161型四位二进制同步计数器。其多余的状态数为232，相应的二进制为11100111，所以可令高位片（）的D3D2D1D01110，低位片（）的D3D2D1D00111。同时，因为只有当两片集成CT74LS161型四位二进制同步计数器的输出都为1时，高位片（）的进位输出CO才为1，所以，高位片（）的进位输出CO经反相后送到两片集成CT74LS161型四位二进制同步计数器的，以构成同步置数的条件。它的逻辑图如图所示。习题8.15(3)的逻辑图（4）二十四进制计数器由两位组成，个位（）和十位（）

14、都为十进制计数器，计数脉冲连接到个位的C0端，而个位的最高位3连接到十位的C0端。它的逻辑图如图所示。它的工作原理为：低位片（）个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后，它的最高位3由1变0，产生一个负脉冲，使高位片（）十位十进制计数器计数。个位十进制计数器经过第一次十个脉冲时，十位十进制计数器计数为0001； 个位十进制计数器经过第二次十个脉冲时，十位十进制计数器计数为0010。当经过第23个脉冲时，个位十进制计数器为0011，十位十进制计数器计数为0010， 经过第24个脉冲时，个位十进制计数器为0100，十位十进制计数器计数为0010，接着立即清零，使个位十进制计数器和

15、十位十进制计数器计数都为0000，即为二十四进制计数器。习题8.15(4)的逻辑图8.16 试用CT74LS290的异步清零功能构成下列计数器。（1）二十四进制计数器。（2）六十进制计数器。（3）七十五进制计数器。解：（1）与题8.15第（4）相同（2）六十进制计数器由两位组成，个位（）为十进制计数器，十位（）为六进制计数器，计数脉冲连接到个位的C0端，而个位的最高位3连接到十位的C0端。它的逻辑图如图所示。它的工作原理为：低位片（）个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后，它的最高位3由1变0，产生一个负脉冲，使高位片（）十位六进制计数器计数。个位十进制计数器经过第一次十个

16、脉冲时，十位六进制计数器计数为0001； 个位十进制计数器经过第二次十个脉冲时，十位六进制计数器计数为0010；依次类推。当经过第59个脉冲时，个位十进制计数器为1001，十位六进制计数器计数为0101， 经过第60个脉冲时，个位十进制计数器为0000，十位六进制计数器计数为0110，接着立即清零，使个位十进制计数器和十位六进制计数器计数都为0000，即为六十进制计数器。习题8.16(2)的逻辑图（3）七十五进制计数器由两位组成，个位（1）和十位（2）都为十进制计数器，计数脉冲连接到个位的C0端，而个位的最高位3连接到十位的C0端。它的逻辑图如图所示。它的工作原理为：低位片（）个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到