第1次Quartus设计流程ppt课件

1、Quartus设计流程 Quartus软件的用户界面 启动Quartus软件后默许的界面主要由标题栏、菜单栏、工具栏、资源管理窗口、编译形状显示窗口、信息显示窗口和工程任务区等部分组成。Quartus的开发流程按照普通编程逻辑设计的步骤，利用Quartus软件进展开发是可以分为以下四个步骤： 1输入设计文件； 2编译设计文件； 3仿真设计文件； 4编程下载设计文件。 输入设计文件Quartus软件的输入法有： 1原理图输入方式、 2文本输入方式如VHDL、Verilog HDL 3AHDL输入方式、 4模块输入方式以及 5第三方EDA工具产生的文件以及混合运用以上几种设计输入方法进展设计 本章

2、主要引见原理图输入法 原理图输入法也称为图形编辑输入法，用Quartus原理图输入设计法进展数字系统设计时，不需求任何硬件描画言语的知识，在具有数字逻辑电路根本知识的根底上，利用Quartus软件提供的EDA平台设计数字电路或系统。开发过程：一、新建工程1、原理图输入法建立设计工程 建立设计工程的方法如图示：新建工程选项 新建工程第一页 1、原理图输入法建立设计工程 建立设计工程的方法图示：新建工程第二页 新建工程第三页 1、原理图输入法建立设计工程 建立设计工程的方法图示：新建工程第四页 新建工程第五页 二、输入设计文件2、原理图输入法输入设计文件 1新建工程之后，便可以进展电路系统设计文件

3、的输入。选择file菜单中的New命令，弹出如下图的新建立计文件类型选择窗口。 2选择New对话框中的Device Design files页下的Block Diagram/Schematic File，点击OK，翻开如下图的图形编辑器对话框，进展设计文件输入。图形编辑器对话框 2、原理图输入法输入设计文件2、原理图输入法输入设计文件3在图形编辑窗口 中的任何一个位置 双击鼠标，或点击 图中的“符号工具 按钮，或选择菜单 Edit下的Insert Symbol命令，弹出 如右图所示的元件 选择窗口 Symbol 对话框。元件选择窗口 三、编译设计文件选择Quartus主窗口Process菜单下

4、Start Compilation命令，或者在主窗口的工具栏上直接点击图标 可以进展全编译 全编译的过程包括分析与综合Analysis & Synthesis、适配Fitter、编程Assembler、时序分析(Classical Timing Analysis)这4个环节，而这4个环节各自对应相应的菜单命令，可以单独分步执行，也就是分步编译。 RTL电路察看器窗口四、RTL电路察看器RTL电路察看器 双击构造图中的实例，可以展开此模块的下一级构造图 五、仿真设计文件 仿真的目的就是在软件环境下，验证电路的行为和想象中的能否一致。 FPGA/CPLD中的仿真分为功能仿真和时序仿真。功能仿真着重

5、调查电路在理想环境下的行为和设计想象的一致性，时序仿真那么在电路曾经映射到特定的工艺环境后，调查器件在延时情况下对规划布线网表文件进展的一种仿真。仿真普通需求建立波形文件、输入信号节点、编辑输入信号、波形文件的保管和运转仿真器等过程。仿真过程1 、建立波形文件 波形文件用来为设计产生输入鼓励信号。利用 Quartus II 波形编辑器可以创建矢量波形文件(.vwf) 创建一个新的矢量波形文件步骤如下： 1选择Quartus主界面 File 菜单下的New命令，弹出新建对话框； 2在新建话框中选择 Other Files 标签页，从中选择 Vector Waveform File，点击OK按钮，

6、那么翻开一个空的波形编辑器窗口，主要分为信号栏、工具栏和波形栏 。波形编辑器窗口2、输入信号节点 1 在波形编辑方式下， 执行Edit菜单中的 Insert Node or Bus命令，或者在波形编辑器左边Name列的空白处点击鼠标右键，弹出的Insert Nodeor Bus对话框 2、输入信号节点 2点击Insert Nodeor Bus对话框中的Node Finder按钮，弹出Node Finder窗口，在此窗口中添加信号节点。 3、编辑输入信号 编辑输入信号是指在波形编辑器中指定输入节点的逻辑电平变化，编辑输入节点的波形。 在仿真编辑窗口的工具栏中列出了各种功能选择按钮，主要用于绘制、

7、编辑波形，给输入信号赋值。 详细功能如下： ：在波形文件中添加注释； ：修正信号的波形值，把选定区域的波形更改成原值的相反值； ：全屏显示波形文件； ：放大、减少波形； ：在波形文件信号栏中查找信号名，可以快捷找到待察看信号； ：将某个波形交换为另一个波形； ：给选定信号赋原值的反值； ：输入恣意固定的值； ：输入随机值 ：给选定的信号赋值，X表示不定态，0表示赋0，1表示赋1，Z表示高阻态，W表示弱信号，L表示低电平，H表示高电平，DC表示不赋值。 3、编辑输入信号 ：设置时钟信号的波形参数，先选中需求赋值的信号，然后鼠标右键点击此图标弹出Clock对话框，在此对话框中可以设置输入时钟信号的

8、起始时间Start Time、终了时间End Time、时钟脉冲周期Period，相位偏置Offset以及占空比。 ：给信号赋计数值 ，先选中需求赋值的信号，然后鼠标右键点击此图标弹出如以下图所示的Count Value对话框，然后赋值。Count Value对话框的Counting页Count Value对话框的Timing页4、仿真波形文件 Quartus软件中默许的是时序仿真，假设进展功能仿真那么需求先对仿真进展设置，步骤如下： 1选择Quartus主窗口Assignments菜单下的Settings命令，可以进入参数设置页面，如以下图所示，然后单击Simulation Settings

9、 ，在右边的对话框中的Simulation mode中选择“Function； 4、仿真波形文件 2选择Quartus主窗口Processing菜单下的Generate Functional Simulation Netlist命令，生胜利能仿真网表文件； 3选择Quartus主窗口Processing菜单下的Start Simulation进展功能仿真。功能仿真满足要求后，还要对设计进展时序仿真，时序仿真可以在编译后直接进展，但是要将上图中的Simulation mode中设置为“Timing，设置好以后直接选择Start Simulation命令，执行时序仿真。六、编程下载1、JTAG编程

10、下载方式 此方式的操作步骤主要分为3步：选择Quartus主窗口的Tools菜单下的Programmer命令或点击 图标，进入器件编程和配置对话框。假设此对话框中的Hardware Setup后为“No Hardware，那么需求选择编程的硬件。点击Hardware Setup，进入Hardware Setup对话框，下页图所示，在此添加硬件设备。配置编程硬件后，选择下载方式，在Mode中指定的编程方式为JTAG方式；确定编程方式后，单击 添加相应的counter.sof编程文件，选中counter.sof文件后的Program/Configure选项，然后点击 图标下载设计文件到器件中，Pr

11、ocess进度条中显示编程进度，编程下载完成后就可以进展目的芯片的硬件验证了。编程下载对话框 1、JTAG编程下载方式AS自动串行编程式的操作步骤如下： 1选择Quartus主窗口Assignments菜Device命令，进入 Settings对话框的 Device页面进展设置，如右图。2、AS自动串行编程方式2、 AS自动串行编程方式 2选择Quartus主窗口的Tools菜单下的Programmer命令或点击图标 ，进入器件编程和配置对话框，添加硬件，选择编程方式为Active Serial Program； 3单击 添加相应的counter.pof编程文件，选中文件后的Program/C

12、onfigure、Verify和Blank Check项，单击图标 下载设计文件到器件中，Process进度条中显示编程进度。下载完成后程序固化在EPCS中，开发板上电后EPCS将自动完成对目的芯片的配置，无须再从计算机上下载程序。 Quartus中宏功能模块的调用方法MegaWizard Plug-In Manager第一页 运用Quartus软件的MegaWizard Plug-In Manager中的宏功能模块可以协助用户调用Quartus内部已有的IP知识产权核来完成一些复杂系统的设计，并可以方便的对调用的IP核的参数进展修正。下面以一个调用lpm_counter宏功能模块来实现一个十

13、六进制的加法同步计数器为例，简单引见宏功能模块的运用。设计开场前新建立一个名为counter16的工程，在工程中新建一个新的bdf文件，选择Quartus主窗口的Tools菜单下的MegaWizard Plug-In Manager命令，进入MegaWizard Plug-In Manager对话框第一页 ，然后依此进展参数的设定，详细的流程如下图：3.4 Quartus中宏功能模块的调用方法MegaWizard Plug-In Manager第二页 MegaWizard Plug-In Manager第三页 3.4 Quartus中宏功能模块的调用方法 MegaWizard Plug-In

14、Manager第四页 MegaWizard Plug-In Manager第五页 3.4 Quartus中宏功能模块的调用方法MegaWizard Plug-In Manager第六页 MegaWizard Plug-In Manager第七页 3.5 SignalTap逻辑分析仪 SignalTap逻辑分析仪是Quartus软件中集成的一个内部逻辑分析软件，主要是用来察看设计的内部信号波形，方便查找设计中的缺陷。在复杂的设计中，不能从外部的输入输出引脚上察看内部端口之间如模块与模块之间的信号波形能否正确，这就可以运用SignalTap逻辑分析仪来进展察看。对于外部的输入输出信号，那么没有必要

15、在SignalTap逻辑分析仪中进展察看。3.5 SignalTap逻辑分析仪续11 、SignalTap逻辑分析仪的用户界面 3.5 SignalTap逻辑分析仪续22 、 SignalTap逻辑分析仪的运用流程1新建一个STP文件 (2添加采样时钟以及 设置参数 1添加采样时钟 2定义采样深度 3设置触发参数 右图为STP文件参数配置界面 。3.5 SignalTap逻辑分析仪续3(3)添加待察看的信号添加信号对话框 (4) 编译包含STP文件的工程 (5) 检测硬件配置链 (6) 捕获数据察看波形本章小结本章主要引见了Altera Quartus软件的开发流程和运用方法。以Quartus7.2为例，用一个简单的设计实例演示 Quartus软件进展设计开发的用户界面、常用工具和设计流程；对Quartus软件中的宏功能模块的调用方法做了简单的阐明;最后引见了SignalTap逻辑分析仪的运用方法。主要内容Quartus软件的安装方法和工程的根本设计流程；经过简单的实例演示各流程以及常用工具的运用方法，熟习Quartus软件的用户界面、常用工具和设计流程；宏功能模块的配置和SignalTap逻辑分析仪的运用方法。3.1 Quartus软件的安装把Quartus7.2安装光