计算机组成原理——第五章

1、计算机组成原理计算机组成原理第5章 中央处理器 5.1 CPU5.1 CPU的组成和功能的组成和功能5.8 5.8 流水流水CPUCPU5.25.2 指令周期指令周期5.9 RISC CPU5.9 RISC CPU5.3 5.3 时序产生器和控制方式时序产生器和控制方式5.10 5.10 多媒体多媒体CPUCPU5 5.4 .4 微程序控制器微程序控制器5.11 CPU5.11 CPU性能评价性能评价5.5 5.5 微程序设计技术微程序设计技术5.6 5.6 硬布线控制器硬布线控制器5.7 5.7 传统传统CPUCPU5.1 CPU的功能和组成的功能和组成 当代主流计算机所遵循的仍然是当代主流

2、计算机所遵循的仍然是冯冯. .诺依曼诺依曼的的“存储程序、程序控制存储程序、程序控制”思想思想 程序告诉计算机：程序告诉计算机：应该逐步执行什么操作；在应该逐步执行什么操作；在什么地方找到用来操作的数据，结果存到何处什么地方找到用来操作的数据，结果存到何处等等 中央处理器是控制计算机自动完成取出指令和中央处理器是控制计算机自动完成取出指令和执行指令任务的部件。它是计算机的核心部件，通执行指令任务的部件。它是计算机的核心部件，通常简称为常简称为CPU（Central Processing Unit）一、一、 CPU的功能的功能 指令控制指令控制 保证机器按程序规定的顺序取出执行保证机器按程序规定

3、的顺序取出执行 操作控制操作控制 CPUCPU产生每条指令所对应的操作信号，并把各种操产生每条指令所对应的操作信号，并把各种操作信号送往相应的部件，从而控制这些部件按指令的作信号送往相应的部件，从而控制这些部件按指令的要求进行动作要求进行动作 时间控制时间控制 对各种操作的实施时间进行定时对各种操作的实施时间进行定时 数据加工数据加工 对数据进行算术运算和逻辑运算处理对数据进行算术运算和逻辑运算处理5.1 CPU的功能和组成的功能和组成 PCIRACCU时钟时钟ALU M D R M A R控制信号控制信号标志标志控制控制信号信号C0C1C2C3C4取指周期取指周期 ADD X M D RPC

4、 M A RIRCUPCIRACCU时钟时钟ALU M D R M A R控制信号控制信号标志标志控制控制信号信号C1C2C3ADD X 间址周期间址周期 M A R M D RIRPCC0PCIRACCU时钟时钟ALU M D R M A R控制信号控制信号标志标志控制控制信号信号C1C2C5ADD X 执行周期执行周期C7C6C8 M A RACALU M D R M D R控制控制信号信号ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻静态静态 RAM 读读 时序时序 tAtCOtOHAtOTDtRC片选有效片选有效二、二、 CPU的

5、基本组成的基本组成 控制器控制器: :完成对整个计算机系统操作的完成对整个计算机系统操作的协调与指挥协调与指挥。 (1) (1) 控制机器从内存中控制机器从内存中取出一条指令取出一条指令，并指出下一，并指出下一条指令在内存中的位置；条指令在内存中的位置； (2) (2) 对指令进行对指令进行译码译码，并，并产生相应的操作控制信号产生相应的操作控制信号，送往相应的部件，启动规定的动作；送往相应的部件，启动规定的动作； (3) (3) 指挥并控制指挥并控制CPUCPU、内存与输入、内存与输入/ /输出（输出（I/OI/O）设备）设备之间数据之间数据流动的方向。流动的方向。5.1 CPU的功能和组成

6、的功能和组成 二、二、 CPU的基本组成的基本组成5.1 CPU的功能和组成的功能和组成 控制器控制器: :完成对整个计算机系统操作的完成对整个计算机系统操作的协调与指挥协调与指挥。u取指令取指令u分析指令分析指令u执行指令，发出各种操作命令执行指令，发出各种操作命令u控制程序输入及结果的输出控制程序输入及结果的输出u总线管理总线管理u处理异常情况和特殊请求处理异常情况和特殊请求 运算器：运算器：数据加工处理部件，所进行的全部操作数据加工处理部件，所进行的全部操作由控制器发出的控制信号指挥由控制器发出的控制信号指挥 (1) (1)执行所有的算术运算；执行所有的算术运算； (2)(2)执行所有的

7、逻辑运算，并进行逻辑测试执行所有的逻辑运算，并进行逻辑测试二、二、 CPU的基本组成的基本组成5.1 CPU的功能和组成的功能和组成 算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC存储器存储器 I/OCPUALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制ccccc缓冲寄存器缓冲寄存器DRCPUCPU的基本模型的基本模型 即指令地址寄存器。即指令地址寄存器。存放当前正在执行存放当前正

8、在执行的指令地址或下一的指令地址或下一条指令地址。条指令地址。指 令 地 址 形 成指 令 地 址 形 成 : : (PC)+(PC)+1 1- -PCPC。或。或: :转移指令修改其内转移指令修改其内容容用以存放当前正用以存放当前正在执行的指令在执行的指令对指令寄存器中对指令寄存器中的操作码进行分的操作码进行分析解释，产生相析解释，产生相应的控制信号。应的控制信号。脉冲源产生一定频率的脉冲信号作脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号。期和工作脉冲的基准信号。根据当前正在执行的指令的需根据当前正在执行的指令的需要，产生相

9、应的时序控制信号要，产生相应的时序控制信号三、三、CPUCPU中的主要寄存器中的主要寄存器 数据缓冲寄存器（数据缓冲寄存器（DRDR）暂时存放由内存读出或写入的指令或数据字暂时存放由内存读出或写入的指令或数据字指令寄存器（指令寄存器（IRIR）保存当前正在执行的一条指令保存当前正在执行的一条指令程序计数器（程序计数器（PCPC）确定下一条指令的地址确定下一条指令的地址地址寄存器（地址寄存器（ARAR）保存当前保存当前CPUCPU所访问的内存单元的地址所访问的内存单元的地址累加寄存器（累加寄存器（ACAC）最常使用的最常使用的一个通用寄存器一个通用寄存器状态条件寄存器（状态条件寄存器（PSWPS

10、W）保存由算术和逻辑指令的结果建立的各种条件码保存由算术和逻辑指令的结果建立的各种条件码5.1 CPU的功能和组成的功能和组成 四、操作控制器与时序产生器四、操作控制器与时序产生器 操作控制器操作控制器在各寄存器之间建立在各寄存器之间建立数据通路数据通路（传送（传送信息的通路）信息的通路） 功能功能: : 就是根据指令操作码和时序信号，产生就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制从而完成取指令和执行指令的控制 硬布线控制器硬布线控制器 微程序控制器微程序控制器时序产生器时序产生器产生并发

11、出计算机所需要的时序控制产生并发出计算机所需要的时序控制信号信号5.1 CPU的功能和组成的功能和组成 5.2 指令周期指令周期读取指令读取指令指令地址送入主存地址寄存器指令地址送入主存地址寄存器读主存，读出内容送入指定的寄存器读主存，读出内容送入指定的寄存器分析指令分析指令按指令规定内容执行指令按指令规定内容执行指令不同指令的操作步骤数不同指令的操作步骤数和具体操作内容差异很大和具体操作内容差异很大检查有无中断请求检查有无中断请求若无，则转入下一条指令的执行过程若无，则转入下一条指令的执行过程形成下一条指令地址形成下一条指令地址 指令的执行过程指令的执行过程取指令执行指令一、指令周期的基本概

12、念一、指令周期的基本概念 指令周期指令周期 : : CPUCPU从内存取出一条指令并执行完从内存取出一条指令并执行完这条指令的时间总和这条指令的时间总和 CPU CPU周期周期 : : 又称又称机器周期机器周期（总线周期总线周期），），CPUCPU访问访问内存所花的时间较长，因此用内存所花的时间较长，因此用CPUCPU从内存读取一条指令从内存读取一条指令字的所需的最短时间来定义字的所需的最短时间来定义 时钟周期时钟周期 : : 通常称为通常称为节拍脉冲节拍脉冲或或T T周期周期。一个。一个CPUCPU周期包含若干个时钟周期周期包含若干个时钟周期T T 相互关系相互关系： 1 1个指令周期个指令

13、周期 = = 若干个若干个CPUCPU周期周期 1 1个个CPUCPU周期周期 = = 若干若干T T周期周期 取指时间执行指令时间取指时间执行指令时间指令周期指令周期 CPU CPU周期周期 时钟周时钟周期期020 020 CLACLA；累加器清；累加器清0 0021 021 ADD 30ADD 30；（；（ACAC）+ +（3030）ACAC022 022 STA 40STA 40；（；（ACAC）(40)(40)023 023 NOPNOP； 空操作空操作024 024 JMP 21JMP 21； 21 21 PC PC 030 000 006030 000 006; ; 数据数据 04

14、0 040 存和数存和数 ; ; 数据数据5 5条典型指令构成的简单程序条典型指令构成的简单程序二、指令的执行过程二、指令的执行过程 一个一个CPU周期周期一个一个CPU周期周期取指令阶段取指令阶段执行指令阶段执行指令阶段开始开始取指令取指令PC+1对指令对指令译码译码执行指令执行指令取下条指取下条指令令PC+11、CLA指令的指令周期指令的指令周期取出取出CLA指令指令算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRCPUALU指令寄存器指令寄存器IR指

15、令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+1000 0202021222324303140CLAADD 30STA 40NOPJMP 21000 006000 020CLACLA000 021算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRCPUALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执

16、行执行控制控制cccc+12021222324303140CLAADD 30STA 40NOPJMP 21000 006000 020CLACLA000 021000 000执行执行CLA指令指令2、ADD指令的指令周期 一个CPU周期 一个CPU周期取指令阶段取指令阶段执行指令阶段执行指令阶段开始开始取指令取指令PC+1对指令对指令译码译码送操作送操作数地址数地址取下条指取下条指令令PC+1取出操取出操作数作数执行加执行加操作操作一个CPU周期算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器PC地址寄存器AR地址总线ABUS数据总线DBUS累加器AC缓冲寄存器DRCPUALU指

17、令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟状态反馈取指控制执行控制cccc+12021222324303140CLAADD 30STA 40NOPJMP 21000 006000 021ADDADD 30000 021000 022000 030000 0060+6=6000 006取出并执行取出并执行ADD指令指令3、STA指令的指令周期指令的指令周期 算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器AC缓冲寄存器缓冲寄存器DRCPUALU指令寄存

18、指令寄存器器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+120212223243040CLAADD 30STA 40NOPJMP 21000 006000 022STASTA 40000 022000 023000 040000 006000 006000 006取出并执行取出并执行STA指令指令4、NOP指令和指令和JMP指令的指令周期指令的指令周期算术逻辑单元算术逻辑单元状态条件寄存器状态条件寄存器程序计数器程序计数器PC地址寄存器地址寄存器AR地址总线地址总线ABUS数据总线数据总线DBUS累加器累加器

19、AC缓冲寄存器缓冲寄存器DRALU指令寄存器指令寄存器IR指令译码器指令译码器操作控制器操作控制器时序产生器时序产生器时钟时钟状态状态反馈反馈取指取指控制控制执行执行控制控制cccc+120212223243040CLAADD 30STA 40NOPJMP 21000 006000 024JMP 21JMP 21000 024000 021000 006000 006000 025000 021取出并执行取出并执行JMP指令指令公操作：一条指公操作：一条指令执行完毕。令执行完毕。公操作公操作例：如图所示为双总线结构机器的数据通路图例：如图所示为双总线结构机器的数据通路图IRPCARMDRR0R

20、1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GADD R2,R0 ；（；（R0）（）（R2)R0要求：（要求：（1）画出指令周期流程图，设该指令的地址已画出指令周期流程图，设该指令的地址已放入放入PC中。中。 （2）列出相应的微操作控制信号序列。）列出相应的微操作控制信号序列。 ADD R2,R0 ；（；（R0）（）（R2)R0PCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA

21、总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA总线

22、总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPC

23、PCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR

24、/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i i

25、R0R0o oR3R3i iR3R3o oX Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR0IRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX

26、Xi iY Yi iG GIRPCARMDRR0R1R2R3XYGA总线总线B总线总线IRIRi iIRIRo oPCPCi iPCPCo oARARi iR/WR/WDRDRi iDRDRo oR0R0i iR0R0o oR3R3i iR3R3o oX Xi iY Yi iG GPCARMDRDRIRR2YR0XXYR05、工作原理工作原理例：例：CPUCPU结构如图所示，其中包括一个累加寄存器结构如图所示，其中包括一个累加寄存器ACAC、一个、一个状态寄存器和其他四个寄存器，各部分之间的连线表示数据状态寄存器和其他四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。通路，箭头表

27、示信息传送方向。 标明图中四个寄存器的名标明图中四个寄存器的名称。称。简述取指令的数据通路。简述取指令的数据通路。简述完成指令简述完成指令LDA XLDA X的数的数据通路据通路(X(X为内存地址，为内存地址，LDALDA功能为功能为(X)(X)(AC)(AC)。简述完成指令简述完成指令ADD YADD Y的数的数据通路据通路(Y(Y为内存地址，为内存地址，ADDADD功能为功能为(AC)(AC)(Y) (Y) (AC)(AC)。简述完成指令简述完成指令STA ZSTA Z的数的数据通路据通路(Z(Z为内存地址，为内存地址，STASTA功能为功能为(AC)(AC)(Z)(Z)。MDRMARPC

28、IRMDRMARPCIR5.3 时序产生器和控制方式时序产生器和控制方式 用二进制码表示的指令和数据都放在内存里，那么用二进制码表示的指令和数据都放在内存里，那么CPU是怎样识别出它们是数据还是指令呢是怎样识别出它们是数据还是指令呢? 从时间上来说从时间上来说: 取指令事件发生在指令周期的第一取指令事件发生在指令周期的第一个个CPU周期中，即发生在周期中，即发生在“取指令取指令”阶段，而取数据阶段，而取数据事件发生在指令周期的后面几个事件发生在指令周期的后面几个CPU周期中，即发生周期中，即发生在在“执行指令执行指令”阶段。阶段。 从空间上来说从空间上来说: 如果取出的代码是指令，那么一定如果

29、取出的代码是指令，那么一定经经DR送往指令寄存器送往指令寄存器IR，如果取出的代码是数据，那，如果取出的代码是数据，那么一定送往么一定送往运算器运算器。 时间控制对计算机来说是非常重要的！时间控制对计算机来说是非常重要的！一、时序信号的作用和体制一、时序信号的作用和体制 计算机的协调动作需要时间标志，而且需要采用多计算机的协调动作需要时间标志，而且需要采用多级时序体制。而时间标志则用级时序体制。而时间标志则用时序信号时序信号来体现。来体现。 硬布线控制器硬布线控制器中，时序信号往往采用中，时序信号往往采用主状态周期主状态周期- -节节拍电位拍电位- -节拍脉冲节拍脉冲三级体制。三级体制。主状态

30、周期（指令周期）：主状态周期（指令周期）：包含若干个节拍周期，可包含若干个节拍周期，可以用一个触发器的状态持续时间来表示以用一个触发器的状态持续时间来表示节拍电位（机器周期）：节拍电位（机器周期）：表示一个表示一个CPU 周期的时间，周期的时间，包含若干个节拍脉冲包含若干个节拍脉冲节拍脉冲（时钟周期）：节拍脉冲（时钟周期）：表示较小的时间单位表示较小的时间单位 微程序控制器微程序控制器中，时序信号则一般采用中，时序信号则一般采用节拍电位节拍电位- -节节拍脉冲拍脉冲二级体制。二级体制。节拍脉冲节拍电位1主状态周期主状态周期节拍电位2主状态周期主状态周期-节拍电位节拍电位-节拍脉冲节拍脉冲数据准

31、备好后，以电位的方式送触发器数据准备好后，以电位的方式送触发器控制信号来到后，用一个脉冲信号把数据装入触发器控制信号来到后，用一个脉冲信号把数据装入触发器数据：电位数据：电位控制信号：脉冲控制信号：脉冲节拍电位节拍电位-节拍脉冲节拍脉冲 IORQ MREQ RD WE T1 T2 T3 T4 IORQ MREQ RD WE T1 T2 T3 T4MERQIORQRDWR提供频率稳定且电平匹配提供频率稳定且电平匹配的方波时钟脉冲信号的方波时钟脉冲信号由石英晶体振荡器组成由石英晶体振荡器组成产生一组有序的间隔相产生一组有序的间隔相等或不等的脉冲序列等或不等的脉冲序列启动停机二、时序信号产生器 启停

32、控制逻辑启停控制逻辑节拍脉冲和读写时序译码逻辑节拍脉冲和读写时序译码逻辑环形脉冲发生器环形脉冲发生器时钟脉冲源时钟脉冲源三、控制方式 控制不同操作序列时序信号的方法控制不同操作序列时序信号的方法1. 1. 同步控制方式同步控制方式已定的指令在执行时所需的已定的指令在执行时所需的CPU周期（机器周期）周期（机器周期）数和时钟周期数都固定不变。例如采用完全统一的机数和时钟周期数都固定不变。例如采用完全统一的机器周期执行各种不同的指令器周期执行各种不同的指令2. 2. 异步控制方式异步控制方式控制器发出某一操作控制信号后，等待执行部件完控制器发出某一操作控制信号后，等待执行部件完成操作后发成操作后发

33、“回答回答”信号，再开始新的操作信号，再开始新的操作3. 3. 联合控制方式联合控制方式 同步控制和异步控制相结合的方式同步控制和异步控制相结合的方式CPU周期周期取指周期取指周期CPU周期周期取源数取源数CPU周期周期取目标数取目标数CPU周期周期执行周期执行周期P0P1P2W0W1完全同步控制方式W0W1Wi第第N条指令条指令结束应答结束应答W0W1Wj第第N+1条指令条指令结束应答结束应答启动启动下一条下一条W0W1Wk第第N+2条指令条指令结束应答结束应答异步控制方式启动启动下一条下一条i、j、k不一定相等不一定相等一般采用两条定时控制线：一般采用两条定时控制线：“请求请求”线和线和“

34、回答回答”线线 控制器的功能就是按控制器的功能就是按每条指令的要求产每条指令的要求产生所需的控制信号生所需的控制信号。因此在设计控制器时要。因此在设计控制器时要求系统设计师提供一个完整的无二义性的指求系统设计师提供一个完整的无二义性的指令系统说明书。令系统说明书。 产生控制信号一般有微程序控制和硬布产生控制信号一般有微程序控制和硬布线控制两种方法。线控制两种方法。5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 PCIRACCU时钟时钟ALU M D R M A R控制信号控制信号标志标志控制控制信号信号C0C1C2C3C4取指周期取指周期以以 ADD X 为例为例 M D RPC

35、 M A RIRCU1. 不采用不采用 CPU 内部总线的方式内部总线的方式5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 一、一、控控制制信信号号举举例例一、控制信号举例一、控制信号举例1. 不采用不采用 CPU 内部总线的方式内部总线的方式PCIRACCU时钟时钟ALU M D R M A R控制信号控制信号标志标志控制控制信号信号C1C2C3C5ADD X 间址周期间址周期 M D R M A R M D RIRPCIRACCU时钟时钟ALU M D R M A R控制信号控制信号标志标志控制控制信号信号一、控制信号举例一、控制信号举例1. 不采用不采用 CPU 内部总线的

36、方式内部总线的方式C1C2C5ADD X 执行周期执行周期C7C6C8 M A RACALU M D R M D R控制控制信号信号MDRMDRCU(1) ADD X 取指周期取指周期 PC CU 发读命令发读命令 1 R MDR OP（IR） （PC）+ 1 PCIRPCMARAC YALUZ控制信号控制信号IRiIRiPCOPCOMARiMARiMDROMDRO 数据线数据线数据线数据线控制信号控制信号CPU 内内 部部 总总 线线时钟时钟2. 采用采用 CPU 内部总线方式内部总线方式地址线地址线地址线地址线MARMDRIRCUIRPCPCMDRMARCUIR(2) ADD X 间址周期

37、间址周期 MDR 1 R MDR有效地址有效地址 Ad（IR）MDROMDRO 数据线数据线数据线数据线时钟时钟CUIRPCMARMDRACYALUZ控制信号控制信号控制信号控制信号CPU 内内 部部 总总 线线MDRIRMARi MARi地址线地址线地址线地址线MARIRiIRiMARMDRIRMDRMDRMDROMDROMDROMDROMDRO形式地址形式地址 MAR 时钟时钟CUIRPCMARMDRACYALUZ控制信号控制信号CPU 内内 部部 总总 线线MDROMDRO(3) ADD X 执行周期执行周期 1 R MDR Z AC（AC）+（Y） MDR控制信号控制信号MARMDR地

38、址线地址线 地址线地址线 数据线数据线数据线数据线MARMDRYMDRMDRMDROMDROMDROMDROMDROMDROMDROYiYi YALUACACOACO ALUiALUiALUALUACZZZZOZO ACiACiACACACACMARi MARiALUAC一、控制信号举例一、控制信号举例例：一条加法指令的执行过程。例：一条加法指令的执行过程。操 作 码rs, rdrs1im m (或 disp)rsrs，rdrd，rsrs1 1为通用寄存器地址；为通用寄存器地址；imm(imm(或或disp)disp)为立即数为立即数( (或位移量或位移量) )。加法指令功能：加法指令功能：(

39、rs)+(rs1)+disp- rd(rs)+(rs1)+disp- rd取指令取指令计算地址计算地址取数取数运算送结果运算送结果划分机器周期划分机器周期的原则的原则: :总线总线不冲突。不冲突。一、控制信号举例一、控制信号举例指令格式指令格式:(1)(1)取指微指令取指微指令 指令地址送地址总线：指令地址送地址总线：PCAB(1)PCAB(1) 发访存控制命令，发访存控制命令，ADS(21)ADS(21)，M MIO=1(22)IO=1(22)， W WR=0(23)R=0(23)。从存储器取指令送数据总线从存储器取指令送数据总线。 指令送指令寄存器：指令送指令寄存器：DBIR(5)DBIR

40、(5) 程序计数器程序计数器+1+1：PCPC十十1(3)1(3)取指令取指令计算地址计算地址取数取数运算送结果运算送结果取指令取指令: : PCABWR=0，M I O = 1 ；DBIR；PC+1(2)(2)计算地址微指令计算地址微指令 取两个源操作数取两个源操作数( (计算地址用计算地址用) )： rslGR(8)rslGR(8)，(rsl) ALU(10)(rsl) ALU(10)，dispALU(4)dispALU(4)。 加法运算：加法运算：“+”(13)+”(13)。 有效地址送地址寄存器：有效地址送地址寄存器：ALUAR(19)ALUAR(19)。取指令取指令计算地址计算地址取

41、数取数运算送结果运算送结果计算地址计算地址rslGR，(rsl) ALU，dispALU；“+” ；ALUAR (3)(3)取数微指令取数微指令 数据地址送地址总线：数据地址送地址总线：ARAB(20)ARAB(20)。 发访存控制命令：发访存控制命令：ADS(21)ADS(21)，M MIO(22)IO(22)，W WR(23)R(23)。由存储器将数据送数据总线由存储器将数据送数据总线DBDB。 数据送数据寄存器：数据送数据寄存器：DBDR(6)DBDR(6)取指令取指令计算地址计算地址取数取数运算送结果运算送结果取数取数: : AR ABWR=0MIO=1DB DR(4)(4)加法运算和

42、送结果微指令加法运算和送结果微指令 两源操作数送两源操作数送ALUALU：rsGR(9)rsGR(9)，(rs) ALU(11)(rs) ALU(11)；DRALU(12)DRALU(12)。 加法运算：加法运算：“+”(13)+”(13) 送结果：送结果：ALUGR(17)取指令取指令计算地址计算地址取数取数运算送结果运算送结果运算送结果运算送结果: : rs GR (rs) ALUDR ALU“+”ALU GR 置置N，Z，V，C5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 微程序控制的微程序控制的基本思想基本思想就是把操作控制信号编就是把操作控制信号编成谓的成谓的“微指令

43、微指令”，存放到一个只读存储器里（控，存放到一个只读存储器里（控制存储器制存储器CM）。当机器运行时，一条又一条地读）。当机器运行时，一条又一条地读出这些微指令，从而产生全机所需要的各种操作控出这些微指令，从而产生全机所需要的各种操作控制信号，是相应部件执行所规定的操作。制信号，是相应部件执行所规定的操作。二、微程序控制的基本概念二、微程序控制的基本概念 处理器内部可以分为：处理器内部可以分为：控制部件控制部件和和执行部件执行部件 微命令：微命令：控制部件控制部件向向执行部件执行部件发出的控制命令发出的控制命令 微操作微操作：执行部件执行部件接受接受微命令微命令后所进行的操作后所进行的操作（微

44、操作在执行部件中是最基本的操作）（微操作在执行部件中是最基本的操作） 微指令微指令：实现一定操作功能的一组微命令：实现一定操作功能的一组微命令 微程序微程序：实现一条机器指令功能的微指令序列：实现一条机器指令功能的微指令序列指令系统所有指令，指令微程序指令系统所有指令，指令微程序微程序若干微指令，微指令一组微命令微程序若干微指令，微指令一组微命令微命令微命令微操作微操作二、微程序控制的基本概念二、微程序控制的基本概念微操作微操作相容性相容性相斥性相斥性在同时或同一个在同时或同一个CPU周期内可以并行周期内可以并行执行的微操作执行的微操作不能在同时或不能在同一个不能在同时或不能在同一个CPU周期

45、周期内并行执行的微操作内并行执行的微操作R1R2R3123468975DRXYCy+-M4、6、8 相斥性相斥性5、7、9 相斥性相斥性1、2、3 相容性相容性4、6、8和和5、7、9的任意两个微操作为的任意两个微操作为相容性相容性微指令微指令1234567891011121314151617181920212223操作控制操作控制顺序控制顺序控制LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址机器指令与微指令机器指令与微指令 程序机器指令机器指令1机器指令机器指令2机器指令机器指令i机器指令机器指令n.

46、微指令微指令2微指令微指令1微指令微指令i微指令微指令n.微程序程序计数器程序计数器PC地址寄存器地址寄存器AR缓冲寄存器缓冲寄存器DR指令寄存器指令寄存器IR微地址寄存器微地址寄存器AR微指令寄存器微指令寄存器IR主存储器主存储器控制存储器控制存储器CM微命令微命令地址译码器地址译码器地址译码地址译码机器指令级机器指令级微指令级微指令级 微地址微地址 形成部件形成部件顺序逻辑顺序逻辑CMAR地址译码地址译码控制存储器控制存储器标志标志CLK下地址下地址CMDR至至 CPU 内部和系统总线的控制信号内部和系统总线的控制信号 OPIR操作控制操作控制顺序控制顺序控制微指令基本格式微指令基本格式三

47、、微程序控制器的基本原理三、微程序控制器的基本原理1 1控制信号控制信号2. 2. 控制信号的产生控制信号的产生 微指令最简单的组成形式：微指令最简单的组成形式： 将每个控制信号用一个控制将每个控制信号用一个控制位来表示，当该位为位来表示，当该位为“1”1”时，时，定义为有控制信号，当该位定义为有控制信号，当该位为为“0”0”时，没有控制信号。时，没有控制信号。控制存储器容量为控制存储器容量为4K4K字，字，则每条微指令还需要则每条微指令还需要1212位位来表示下址。来表示下址。控制存储器控制存储器的容量取决于实现指令系的容量取决于实现指令系统所需的微程序长度。统所需的微程序长度。下地址下地址

48、控制信号控制信号操作控制操作控制 下图为加法指令的四条微指令编码，图为加法指令的四条微指令编码，每一小格每一小格表示一位表示一位( (二进制二进制) )，空格表示，空格表示0 0，第，第2424位到第位到第3535位为下址。位为下址。假设四条微指令的地址如下：假设四条微指令的地址如下：取指微指令：取指微指令：1000Q1000Q计算有效地址微指令：计算有效地址微指令：1001Q1001Q取数微指令：取数微指令：1002Q1002Q计算并存数微指令：计算并存数微指令： 1003Q1003Q(1)(1)取指微指令取指微指令 指令地址送地址总线：指令地址送地址总线：PCAB(1)PCAB(1) 发访

49、存控制命令，发访存控制命令，ADS(21)ADS(21)，M MIO=1(22)IO=1(22)， W WR=0(23)R=0(23)。从存储器取指令送数据总线从存储器取指令送数据总线。 指令送指令寄存器：指令送指令寄存器：DBIR(5)DBIR(5) 程序计数器程序计数器+1+1：PCPC十十1(3)1(3)(2)(2)计算地址微指令计算地址微指令 取两个源操作数取两个源操作数( (计算地址用计算地址用) )： rslGR(8)rslGR(8)，(rsl) ALU(10)(rsl) ALU(10)，dispALU(4)dispALU(4)。 加法运算：加法运算：“+”(13)+”(13)。

50、有效地址送地址寄存器：有效地址送地址寄存器：ALUAR(19)ALUAR(19)。 (3)(3)取数微指令取数微指令 数据地址送地址总线：数据地址送地址总线：ARAB(20)ARAB(20)。 发访存控制命令：发访存控制命令：ADS(21)ADS(21)，M MIO(22)IO(22)，W WR(23)R(23)。由存储器将数据送数据总线由存储器将数据送数据总线DBDB。 数据送数据寄存器：数据送数据寄存器：DBDR(6)DBDR(6)(4)(4)加法运算和送结果微指令加法运算和送结果微指令 两源操作数送两源操作数送ALUALU：rsGR(9)rsGR(9)，(rs) ALU(11)(rs)

51、ALU(11)；DRALU(12)DRALU(12)。 加法运算：加法运算：“+”(13)+”(13) 送结果：送结果：ALUGR(17)3.微程序的流程图表示微程序的流程图表示方框：方框：表示微表示微指令指令右下角的右下角的数字：表数字：表示下址示下址上方的数字：微指令上方的数字：微指令的地址的地址 微地址微地址 形成部件形成部件顺序逻辑顺序逻辑CMAR地址译码地址译码控制存储器控制存储器标志标志CLK下地址下地址CMDR至至 CPU 内部和系统总线的控制信号内部和系统总线的控制信号 OPIR操作控制操作控制顺序控制顺序控制微指令基本格式微指令基本格式4 4、微程序控制器的基本框图、微程序控

52、制器的基本框图5、工作原理工作原理控存控存M+1MM+2P+1QQ+2PP+2Q+1取指周期取指周期 微程序微程序对应对应 LDA 操操作的微程序作的微程序对应对应 ADD 操操作的微程序作的微程序Q+1Q+2MM+1M+2P+1P+2M对应对应 STA 操操作的微程序作的微程序K+1K+2MKK+2K+1LDA XADD YSTA Z主存主存用户程序用户程序(1) 取指阶段取指阶段M CMARCM ( CMAR ) CMDR由由 CMDR 发命令发命令形成下条微指令地址形成下条微指令地址Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令Ad (CMDR

53、) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令M + + 1M + + 2PC MAR1 RM ( MAR ) MDR( PC ) + + 1 PCMDR IR0 0 1 0 0 0 0M + + 21 0 0 0 0 1M+ +1M0 1 0 0 1 0M+ +2M + + 1形成下条微指令地址形成下条微指令地址执行取指微程序执行取指微程序5、工作原理工作原理(2) 执行阶段执行阶段CM ( CMAR ) CMDR由由 CMDR 发命令发命令Ad (CMDR ) CMARCM (CMAR ) CMDR由由 CMDR 发命令发命令Ad (CMDR ) CMARCM (C

54、MAR ) CMDR由由 CMDR 发命令发命令OP ( IR ) 微地址形成部件微地址形成部件 CMAR( P CMAR )Ad (CMDR ) CMARAd ( IR ) MAR1 RM ( MAR ) MDRMDR AC0 0 0 0 0 0 1 0P + + 2 M执行执行 LDA 微程序微程序 形成下条微指令地址形成下条微指令地址 P + + 1形成下条微指令地址形成下条微指令地址 P + + 2形成下条微指令地址形成下条微指令地址 M( M CMAR )0 1 0 0 0P+ +2P + + 10 0 0 1 0 0 1P+ +1P(3) 取指阶段取指阶段CM ( CMAR ) C

55、MDR由由 CMDR 发命令发命令M CMAR PC MAR1 R1 0 0 0 0 1M+ +1M全部微指令存在全部微指令存在 CM 中中，程序执行过程中，程序执行过程中 只需读出只需读出关键关键 微指令的微指令的 操作控制字段如何形成微操作命令操作控制字段如何形成微操作命令 微指令的微指令的 后继地址如何形成后继地址如何形成执行取指微程序执行取指微程序5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 四、机器周期与微指令周期的关系四、机器周期与微指令周期的关系微指令周期机器周期微指令周期机器周期T1T2T3T4T1T2T3T4机器周期机器周期机器周期机器周期执行微指令执行微指令

56、微指令周期微指令周期读微读微指令指令三、微程序控制器的基本原理三、微程序控制器的基本原理5.4 微程序控制器的基本工作原理微程序控制器的基本工作原理 6、微程序举例微程序举例例：十进制加法例：十进制加法PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000000000001000100000000R1R2R3123468975DRXYCy+-M1234567891011121314

57、151617181920212223操作控制操作控制顺序控制顺序控制LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序举例微程序举例操作码的判操作码的判别测试别测试Cy的判别的判别测试测试PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2P1P1Cy=1Cy=10000000000000000101010101001100100000000000100010 00 00 00 00 00 00 00

58、00 00 0 0 00 01 11 11 11 11 11 10 00 00 00 00 01234567891011121314151617181920212223LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序举例微程序举例PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000

59、000000001000100000000010100100100000000010011234567891011121314151617181920212223LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序举例微程序举例PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000000

60、000001000100000000010001001100000000100001234567891011121314151617181920212223LDR1LDR2LDR3R1XR1YR2XR2YDRXR3YMRDLDDRLDIRLDARLDIRLDARPC+1P1P2直接地址直接地址6、微程序举例微程序举例PCPCARARABUSABUSDBUSDBUSDRDRIR,PC+1IR,PC+1R1+R2R1+R2R2R2P2P2R2+R3R2+R3R2R2R2-R3R2-R3R2R2P1P1Cy=1Cy=100000000000000001010101010011001000000000