数字电子技术：ch07-3 复杂可编程逻辑器件_第1页
数字电子技术：ch07-3 复杂可编程逻辑器件_第2页
数字电子技术：ch07-3 复杂可编程逻辑器件_第3页
数字电子技术：ch07-3 复杂可编程逻辑器件_第4页
数字电子技术：ch07-3 复杂可编程逻辑器件_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、7.3 复杂可编程逻辑器件(CPLD)7.3.1 CPLD的结构7.3.2 CPLD编程简介7.3 复杂可编程逻辑器件(CPLD)与PAL、GAL相比，CPLD的集成度更高，有更多的输入端、乘积项和更多的宏单元；每个块之间可以使用可编程内部连线(或者称为可编程的开关矩阵)实现相互连接。CPLD器件内部含有多个逻辑块，每个逻辑块都相当于一个GAL器件;7.3.1 CPLD的结构更多成积项、更多宏单元、更多的输入信号。通用的CPLD器件逻辑块的结构 内部可编程连线区 n 宏单元1 宏单元2 宏单元3 可编程乘积项阵列 乘积项分配 宏单元m 内部可编程连线区 m m I/O块 Xilnx XG500

2、: 90个36变量的乘积项,宏单元36个Altera MAX7000:80个36变量的乘积项,宏单元16个XG500系列乘积项分配和宏单元可编程数据分配器可编程数据选择器宏输出可编程内部连线可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与I/O块之间以及全局信号到逻辑块和I/O块之间的连接。 连线区的可编程连接一般由E2CMOS管实现。可编程连接原理图 内部连线 宏单元或I/O连线 E2CMOS管 T 当E2CMOS管被编程为导通时，纵线和横线连通；未被编程为截止时，两线则不通。I/O单元是CPLD外部封装引脚和内部逻辑间的接口。每个I/O单元对应一个封装引脚，对I/O单元编程，可将引脚

3、定义为输入、输出和双向功能。 I/O单元 数据选择器提供OE号。OE=1, I/O引脚为输出7.3.2 CPLD编程简介编程过程（Download或Configure）：将编程数据写入这些单元的过程。用户在开发软件中输入设计及要求。检查、分析和优化。完成对电路的划分、布局和布线编程的实现：由可编程器件的开发软件自动生成的。生成编程数据文件写入CPLD计算机根据用户编写的源程序运行开发系统软件，产生相应的编程数据和编程命令，通过五线编程电缆接口与CPLD连接。 将电缆接到计算机的并行口，通过编程软件发出编程命令，将编程数据文件（*JED）中的数据转换成串行数据送入芯片。编程条件（1）专用编程电缆；（2）微机；（2）CPLD编程软件。 将多个CPLD器件以串

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论