微机原理-4(总线与时序)

1、 第四章第四章 80868086的总线操作和时的总线操作和时序序 本章将面向系统组成介绍本章将面向系统组成介绍80868086的总线操作和时序的总线操作和时序, ,内内容包括容包括80868086的的两种组态模式、每种组态的引脚定义、总线两种组态模式、每种组态的引脚定义、总线形成和总线操作时序。形成和总线操作时序。最后，将引脚引伸到微机的系统总最后，将引脚引伸到微机的系统总线。线。 微处理器是微机系统的微处理器是微机系统的核心核心部件，通过部件，通过引脚引脚与与整个系整个系统统联系，其外部特性就表现在联系，其外部特性就表现在引脚信号引脚信号上。在学习芯片的上。在学习芯片的引脚信号时，需关注以下

2、几点：引脚信号时，需关注以下几点：1、引脚的功能、引脚的功能即脚引信号的定义即脚引信号的定义2、信号的流向、信号的流向即信号是从芯片向外输出，还是即信号是从芯片向外输出，还是外部输入芯片，或是双向外部输入芯片，或是双向3、有效电平、有效电平指引脚起作用时的逻辑电平指引脚起作用时的逻辑电平;4、三态能力、三态能力指正常输入指正常输入/输出高、低电平外，输出高、低电平外，还能输出高阻状态还能输出高阻状态4-1 8086CPU引脚及其功能引脚及其功能一、一、8086的两种模式的两种模式最小模式最小模式最大模式最大模式用于单处理器系统。系统中所需的控制用于单处理器系统。系统中所需的控制信号全部由信号全

3、部由8086/8088直接产生直接产生用于多处理器系统。系统中所需的控用于多处理器系统。系统中所需的控制信号由总线控制器制信号由总线控制器8288提供提供其中：主处理器为其中：主处理器为8086/8088 协处理器有协处理器有8087（数值）、（数值）、8089（I/O）二、二、8086/8088引脚信号功能说明引脚信号功能说明8086CPU的引脚图如下：的引脚图如下：1、共用的引脚信号说明、共用的引脚信号说明(1) AD0AD15地址地址/数据复用总线（双向、三态）数据复用总线（双向、三态） 在总线周期的第一个时钟周期，输出低在总线周期的第一个时钟周期，输出低1616位地址位地址（A0A15

4、),A0A15),而在总线周期的其它时钟周期内，用于传送而在总线周期的其它时钟周期内，用于传送数据。当数据。当CPUCPU处于处于“保持响应保持响应”状态时，这些引脚处于状态时，这些引脚处于高阻。高阻。 （2）A16/S3A19/S6地址地址/状态复用引脚状态复用引脚(输出、三态输出、三态) 在总线周期的第一个时钟周期，输出在总线周期的第一个时钟周期，输出2020位地址信息的位地址信息的高四位高四位(A16A19),(A16A19),而在总线周期的其它时钟周期内，输出而在总线周期的其它时钟周期内，输出状态状态. .(3) BHE/S7高八位总线允许高八位总线允许/状态复用引脚状态复用引脚(输出

5、、三态输出、三态)BHE信号有效信号有效,表示对高八位数据线进行读表示对高八位数据线进行读/写操作。写操作。S7没定义没定义(4) RD读信号读信号 （输出、三态）（输出、三态） 有效，表示对存储器或有效，表示对存储器或I/OI/O端口读操作，具体端口读操作，具体是存储器读是存储器读/IO/IO读由读由M/IOM/IO决定决定（5）READY准备就绪（输入）准备就绪（输入） 有效，表示存储器或有效，表示存储器或I/O端口已准备就绪，可端口已准备就绪，可进行数据传送进行数据传送（6）TEST测试（输入）测试（输入）（7）INTR可屏蔽中断请求（输入）可屏蔽中断请求（输入）（8）NMI非屏蔽中断请

6、求非屏蔽中断请求（输入、上升沿触发）（输入、上升沿触发）（9）RESET复位信号（输入）复位信号（输入） 复位时复位时CPU内部寄存器的状态如下：内部寄存器的状态如下： 状态标志寄存器状态标志寄存器F ：清除：清除 CS:FFFF IP:0000 DS、SS、ES: 0000 指令队列：指令队列： 清除（空）清除（空）（10）MN/MX最小最小/最大模式控制输入端最大模式控制输入端 MN/MX1：最小模式：最小模式 MN/MX=1:最大模式最大模式（11）CLK时钟输入端时钟输入端（12）VCC/GND5V+10电源电源2、最小模式下引脚信号功能说明、最小模式下引脚信号功能说明（1）M/IO(

7、IO/M)存储器存储器/IO操作选择操作选择 (三态、输出三态、输出) 用来区别是访问存储器或用来区别是访问存储器或I/O端口端口（2）WR写信号（三态、输出）写信号（三态、输出） 有效，表示对存储器有效，表示对存储器/IO端口进行写操作端口进行写操作（3）INTA中断响应（输出）中断响应（输出）（4）ALE地址锁存允许（输出）地址锁存允许（输出）（5）DT/R数据发送数据发送/接收（输出、三态）接收（输出、三态）用来控制用来控制8086/8088数据传送方向。数据传送方向。 DT/R 1：发送：发送 DT/R 0：接收：接收（6）DEN数据总线允许（输出、三态）数据总线允许（输出、三态） 总

8、线周期后一段时间有效，总线周期后一段时间有效，DEN用作用作8286/8287选通信号选通信号（7）HOLD总线保持请求总线保持请求 （ 输入）输入） HLDA总线保持响应（输出）总线保持响应（输出）3、最模式下引脚信号功能说明、最模式下引脚信号功能说明（1）S2S1S0总线周期状态（输出、三态）总线周期状态（输出、三态）（2）RQ0/GT0、RQ1/GT1总线请求总线请求/允许允许(输出、三态输出、三态)（3）LOCK总线封锁（输出、三态）总线封锁（输出、三态）（4）QSI、QS0队列状态（输出）队列状态（输出） 用来指示用来指示CPU指令队列当前状态，以便外部对指令队列当前状态，以便外部对

9、8086/8088CPU内部指令队列的动作跟踪。内部指令队列的动作跟踪。QS1、QS0对应代码含意对应代码含意QS1、QS0 队列状态队列状态 0 0 ：无操作未从队列中取指令：无操作未从队列中取指令 0 1 ：从队列中取出当前指令的第一字节：从队列中取出当前指令的第一字节(操作码字节操作码字节) 1 0 ：队列空，由于执行转移指令，队列重装填：队列空，由于执行转移指令，队列重装填 1 1 ：从队列中取出指令的后续字节：从队列中取出指令的后续字节4-2 8086系统配置系统配置一、基本总线接口部件一、基本总线接口部件1、时钟发生器时钟发生器8284 （P-206 图图5.4） 作用：提供作用：

10、提供8086CPU内部和外部的时间基准信号内部和外部的时间基准信号2、地址锁存器、地址锁存器8282/8283作用：用来锁存作用：用来锁存A19/S6A16/S3、AD15AD0在在T1 时刻输出的地址信息。（时刻输出的地址信息。（ P-206 图图5.4 ）3、双向总线收发器双向总线收发器8286/8287作用：作用：8086CPU总线负载能力有限，利用总线收发器总线负载能力有限，利用总线收发器 来增加驱动能力。（来增加驱动能力。（ P-206 图图5.4 ）4、总线控制器总线控制器8288 （ P-207 图图5.5 ）作用：用来产生最大模式下的总线控制信号。作用：用来产生最大模式下的总线

11、控制信号。二、最小模式系统二、最小模式系统最小模式系统的典型配置如下：最小模式系统的典型配置如下：三、最大模式系统三、最大模式系统最大模式系统的典型配置如下：最大模式系统的典型配置如下：4-3 8086CPU时序简介时序简介一、指令周期、总线周期和时钟周期一、指令周期、总线周期和时钟周期1、指令周期、指令周期执行一条指令所需的时间执行一条指令所需的时间2、总线周期、总线周期完成一次访问存储器或完成一次访问存储器或I/O端口端口 所需要的时间所需要的时间3、时钟周期、时钟周期CPU处理动作的最小单位。通常处理动作的最小单位。通常 4个时钟周期组成一个总线周期。个时钟周期组成一个总线周期。二、典型时序分析二、典型时序分析1、系统复位、系统复位 （见教材（见教材P216）2、最小模式下的总线读周期、最小模式下的总线读周期3、最小模式下的总线写周期、最小模式下的总线写周期本章小结本章小结 本章重