电路及电子技术(电子部分)下：第20章门电路和组合逻辑电路

1、20.3 分立元件门电路20.2 晶体管的开关作用20.5 MOS门电路第20章 门电路和组合逻辑电路第20章 目录20.1 脉冲信号20.4 TTL集成门电路第20章 目录20.7 组合逻辑电路的分析与综合20.6 逻辑代数20.8 加法器20.9 编码器20.10 译码器和数字显示 数字电路所研究的问题和模拟电路相比有以下几个主要不同点： 本章将介绍几种基本逻辑关系，逻辑代数，及逻辑代数化简等问题。 概述 （1）数字电路中的信号在时间上是离散的脉冲信号， 而模拟电路中的信号是随时间连续变化的信号。 （2）数字电路所研究的是电路的输入输出之间的逻辑关 系，而模拟电路则是研究电路的输入输出之间

2、的大 小相位等问题。 （3）在两种电路中，晶体管的工作状态不同。数字电路 中晶体管工作在开关状态，也就是交替地工作在饱 和与截止两种状态，而在模拟电路中晶体管多工作 在放大状态。一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）中的正弦信号，处理模拟信号的电路叫做模拟电路。电子电路中的信号分为两大类：一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）中的信号，处理数字信号的电路称为数字电路。(a)(b)第20章20.120.1 脉冲信号脉冲信号是指作用时间很短的突变电压或电流矩形波三角波梯形波尖顶波第20章20.1trtfUm0.9Um0.5Um0

3、.1UmtpT实际的矩形波第20章20.1脉冲前沿脉冲后沿脉冲幅值脉冲周期脉冲宽度第20章20.1正脉冲:脉冲跃变后的值比初始值高。0+3V-3V0负脉冲：脉冲跃变后的值比初始值低。0+3V0-3V第20章20.220.2 晶体管的开关作用晶体管不仅具有放大作用，还有开关作用。在数字电路中就要利用到晶体管的开关作用。ICmAAVVUCEUBERBIBECEB实验电路：晶体管的输出特性IC(mA )1234UCE(V)36912IB=020A40A60A80A100A此区域满足IC=IB称为线性区（放大区）。当UCE大于一定的数值时，IC只与IB有关，IC=IB。第20章20.2IC(mA )1

4、234UCE(V)36912IB=020A40A60A80A100A此区域中UCEUBE,集电结正偏，IBIC，UCE0.3V称为饱和区。第20章20.2晶体管饱和时相当于开关闭合。第20章20.2IC(mA )1234UCE(V)36912IB=020A40A60A80A100A此区域中 : IB=0,IC=ICEO,UBEIC，UCE0.3V (3) 截止区： UBE1ABCY00010111110111100001111010101011或门真值表第20章20.3EY3 . 非逻辑关系：决定事件的条件只有一个，当条件具备时， 事件不会发生，条件不存在时，事件发生。A1YY = AAR非门

5、逻辑符号非门逻辑式AY0011非门真值表第20章 20.320.3.2 二极管与门电路 +12vABCDADBDC设 uA=0， uB= uC= 3V则 DA导通uY= 0.3V Y= 0uY=0.3VYDB、DC截止R第20章 20.3设二极管管压降为0.3伏ABCY&与门逻辑符号 +12vABCDADBDC设 uA= uB= uC= 0DA、DB、DC都导通Y= 0uY=0.3VYuY= 0.3VR第20章 20.3设 uA= uB= uC= 3V uY= 3.3V， Y= 1 +12vABCDADBDCuY=3.3VYDA、DB、DC都导通R第20章 20.3 +12vABCDADBDC

6、Y由以上分析可知：只有当A、B、C全为高电平时，输出端才为高电平。正好符合与门的逻辑关系。Y=ABCABCY&R第20章 20.3设 uA= 3V，uB= uC= 0V 则 DA导通 uY=30.3= 2.7V DB 、DC截止，Y=1DA 12vYABCDBDCuY=2.7V20.3.3 二极管或门电路R第20章 20.3DA 12vYABCDBDC设 uA= uB= uC= 3VDA 、DB、DC都导通uY=2.7VuY= 2.7V，Y=1R第20章 20.3DA 12vYABCDBDC设 uA= uB= uC= 0V DA、 DB、DC都导通uY= 0.3VuY= 0.3V， Y= 0R

7、第20章 20.3DA 12vYABCDBDCY= A+B+C由以上分析可知：只有当A、B、C全为低电平时，输出端才为低电平。正好符合或门的逻辑关系。R第20章 20.3YABC120.3.4 非门电路设 uA= 3V，T饱和导通+12V+3VDRcT12VRBRkAYuY=0.3VuY= 0.3V，Y= 0， D截止第20章 20.3 设 uA= 0V， T截止 ，D导通 A1YY = A+12V+3VDRcT12VRBRkAYuY=3.3VuY= 3.3V ，Y= 1由以上分析可知：当A为低电平时，输出端为高电平。当A为高电平时，输出端为低电平。正好符合非门的逻辑关系。第20章 20.31

8、. 与门和非门构成与非门 Y=ABCY=A+B+CABC1Y&ABCY&20. 3. 5 复合门电路2. 或门和非门构成或非门 第20章 20.3ABC1Y1ABCY14. 异或门 F=AB+AB5. 同或门AB=FF=AB+ABABF=13. 与或非门F=AB+CDABCDF&1第20章 20.3+5VABCT1R1R2T2T3T4T5R3R5R4YT1等效电路+5vA B C R1C1B120. 4. 1 TTL与非门的电路20.4 TTL集成门电路第20章 20.4+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y) 设 uA= 0.3V 则 VB1= 0.3+0.7= 1V

9、RLuo= 5 ube3 ube4 uR2（小） = 5 0.7 0.7= 3.6VY= 1拉电流VB1=1Vuo=3.6V+5vA B C R1 C1B1T2 、T5 截 止T3、 T4导 通第20章 20.4+5VABCT1R1R2T2T3T4T5R3R5R4uo (Y)设 uA=uB=uC=3.6V ，输入端全部是高电平， VB1升高，足以使T2 ,T5导通，uo=0.3V,Y=0。且VB1=2.1V，T1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使T3导通，T4截止。灌电流T1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA B C R1 C1B1第

10、20章 20.4由以上分析可知： 当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端就为高电平,正好符合与非门的逻辑关系。ABCY&Y=ABC第20章 20.4+5VABT1R1R2T2T3T4T5R3R5R4YDEN VB1=1VEN=0时， VB1=1V， T2 、T5截止；二极管D导通，使VB3=1VT3、T4截止，输出端开路（高阻状态）EN=1时，二极管D截止， Y=AB，同TTL与非门。VB3=1V20. 4. 2 三态输出门电路第20章 20.4ABY&EN三态门逻辑符号EN为控制端且高电平有效，即EN=1时，同TTL与非门，Y=AB；

11、EN=0时，输出端为高阻状态。ABY&ENEN为控制端且低电平有效，即EN=0时，同TTL与非门，Y=AB；EN=1时，输出端为高阻状态。A B&ENA B&ENA B&ENA B&EN用三态门接成总线结构第20章 20.4 TTL与非门组件 TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。 &+VC14 13 12 11 10 9 8 1 2 3 4 5 6 7地74LS00&74LS00组件含有两个输入端的与非门四个。第20章 20.4A+A=1 A+A=A A A=0 A A=A A=A推论：A+0=A A+1=1 A 0=0 A=0 A 1=A20.6.1 逻

12、辑代数的基本运算规则及定理1.基本运算规则 与：0 0=0 1=1 0 1 1=1或：0+1=1+0=1+1 0+0=0 非：0=1 1=02.逻辑代数的基本定律交换律：A+B=B+A A B=B A结合律：A+(B+C)=(A+B)+C A (B C)=(A B) C分配律：A(B+C)=A B+A C A+B C=(A+B) (A+C)反演定理：A B=A+BA+B=A B吸收规则：A+AB=A+B第20章20.620.6 逻辑代数例 ：证明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC =AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)

13、+AC(1+B)=AB+AC例：证明A+AB+BC=A+B解： A+AB+BC =A+B+BC =A+B(1+C) =A+B例：证明：若 Y=AB+AB则 Y=AB+A B 解：Y=AB+AB=ABAB=(A+B)(A+B) =AA+AB+A B+BB =AB+A B第20章20.62. 逻辑代数式1. 逻辑图Y=BC+A20.6.2逻辑函数的表示方法AB1C&Y13. 真值表 真值表是用列表的方法将逻辑电路输入变量不同组合状态下所对应的输出变量的取值一一对应列入一个表中，此表称为逻辑函数的真值表。是表示逻辑函数的一种方法。第20章20.6(1)最小项 在n个变量逻辑函数中，若m为包含n个因子

14、的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。 对n个变量的逻辑函数，共有2n个最小项。定义如 Y=A B，共有最小项4项：AB、AB、AB、AB最小项的性质a. 在输入变量的任何取值下,必有一个最小项,而 且仅有一个最小项取值为1;b. 任意两个最小项的乘积为0;c. 全体最小项之和为1。第20章20.620.6.3逻辑函数的卡诺图化简方法最小项编号最小项表达式 任何一个逻辑函数都可以表示成若干个最小项的和，即最小项表达式，它是一个标准“与或”表达式，而且这种形式是唯一的。最小项的编号：m0=AB m1=AB m2=AB m3=AB AB、AB、A

15、B、AB对于最小项：例1:Y=ABC+BC=ABC+BC（A+A）=ABC+ABC+ABC=m6+ m7+ m3 =（ m3 , m6, m7) 最小项表达式第20章20.6 将逻辑函数的最小项按一定规律填入一个方框 内，此方框称为卡诺图。AB0 1 0 10132ABC00 01 11 100 10 1 3 24 5 7 60 1 3 24 5 7 612 13 15 148 9 11 10ABCD00 01 11 1000 01 11 10ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCABCABCABC

16、ABCABCABCABCAB AB AB AB二变量卡诺图三变量卡诺图四变量卡诺图最小项编号(2)卡诺图第20章20.6ABC00 01 11 100 10 0 0 00 1 1 1Y=ABC+ABC+ABC由逻辑函数式得到其卡诺图卡诺图构成的重要原则：几何相邻性：即两个几何位置相邻的单元其输入变量的取值只能有一位不同。0 1 3 24 5 7 612 13 15 148 9 11 10ABCD00 01 11 1000 01 11 10ABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCDABCD对称相邻性：即任意两个对称的单

17、元其输入变量的取值也只能有一位不同。如：ABCDABCD第20章20.61. 利用逻辑代数公式化简例：化简 Y=ABC+ABD+ABC+CD+BD解：Y=ABC+ABC+CD+B(AD+D)= ABC+ABC+CD+B(A+D)= ABC+ABC+CD+BA+BD=AB +ABC+CD+BD=B(A+AC)+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CD 逻辑函数的化简第20章20.62. 用卡诺图化简 根据相邻单元的特点，只要有两个相邻单元取值同为1，可以将这两个最小项合并成一项，并消去

18、一个变量。ABC00 01 11 100 11 1 =BC(A+A) =BCY=ABC+ABC利用A+A=1的关系第20章20.6如果是四个几何相邻单元取值同为1，则可以合并，并消去两个变量。ABC00 01 11 100 1 1 1 1 1ABC00 01 11 100 1 1 1 1 1Y=AY= ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC第20章20.6如果是八个相邻单元取值同为1，则可以合并，并消去三个变量。ABC00 01 11 100 11 1 1 11 1 1 1Y= 1ABC00 01 11 100 11

19、1Y=ABC+ABC =AC利用对称相邻性可以实现化简第20章20.6利用对称相邻性化简举例ABCD00 01 11 1000 01 11 10ABCD00 01 11 1000 01 11 10111 1 1 11 1 1 1Y= BCDY= D第20章20.6利用对称相邻性化简举例ABCD00 01 11 1000 01 11 10ABCD00 01 11 1000 01 11 1011111 11 1Y= BD错误的圈法正确的圈法第20章20.6用卡诺图化简逻辑函数的步骤：(1) 写出最小项表达式；(2)画卡诺图； (3)合并最小项，即找出可以合并的 最小项矩形组（简称画圈）。 一般规则

20、是：如果有2n个最小项相邻（n=1，2，3)并排成一个矩形组,则它们定可合并为一项,并消去n个因子,合并后的结果中仅包含这些最小项的公共因子。 第20章20.6用卡诺图化简遵循的原则：（1）每个矩形组应包含尽可能 多的最小项；（2）矩形组的数目应尽可能 少；（3）各最小项可以重复使用， 即同一个单元可以被圈 在不同的矩形组内；（4）所有等于1的单元都必须 被圈过；（5）可以利用约束项。第20章20.6ABC000111100112753460例：化简Y=AC+ABY=ABC+ABC+ABC111ACAB00000Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AC(B+B)+AB(

21、C+C)=AC+AB（1）卡诺图法（2）公式法第20章20.6ABC000111100111111100CBY=B+C例:第20章20.6ABCD00 01 11 1000 01 11 101 0 1 11 1 1 1 0 1 0 11 1 1 1例 ：某逻辑函数的表达式是： Y=(AB.C.D) =(0.2.3.5.6.8.9.10.11. 12.13.14.15)试化简。解：Y=A+CD+BC+BD+BCDACDBCBDBCD第20章20.6已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：（1）根据逻辑图，写出逻辑函数表达式 （2）对逻辑函数表达式化简 （3）根据最简表达式列出真值表 （

22、4）由真值表确定逻辑电路的功能组合逻辑电路：逻辑电路在某一时刻的输出状态仅 由该时刻电路的输入信号所决定。20.7 组合逻辑电路的分析与综合第20章 20.720.7.1 组合逻辑电路的分析&1例: 分析下图逻辑电路的功能。&1&ABYABABABY=ABAB=AB+AB真值表A B Y0 0 10 1 01 0 01 1 1功能:当A、B取值相同时， 输出为1, 是同或电路。YAB=第20章 20.7例:分析下图逻辑电路的功能。Y1=A+B=A BY3=A+B=A BY2=A+BA+B+=(A+B)(A+B)=AB+AB真值表A B Y10 0 00 1 01 0 11 1 0Y2Y31 0

23、0 10 01 0功能: 当 AB 时, Y1=1; 当 A111根据给定的逻辑要求，设计出逻辑电路图。设计步骤：（1）根据逻辑要求，定义输入输出逻辑变 量，列出真值表 （2）由真值表写出逻辑函数表达式 （3）化简逻辑函数表达式 （4）画出逻辑图第20章 20.720.7.2 组合逻辑电路的综合三人表决电路例：设计三人表决电路10A+5VBCRY第20章 20.7ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表Y=AB+AC+BC=AB+AC+BC=AB AC BC第20章 20.7三人表决电路10A+5V

24、BCRY=AB AC BCY&第20章 20.7例：设计一个可控制的门电路，要求：当控制端 E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B控制端EABY00000001101110001111010010111011真值表输入输出EAB00011110011275346001110010Y=EB+EA+AB第20章 20.7&EABY120.8 加法器第20章 20.8 两个二进制数相加，称为“半加”，实 现半加操作的电路叫做半加器。=1&ABSCCOSCABS=AB+AB=A+BC=AB半加器逻辑图半加器逻辑符号真值表A B C0 0 00 1 01 0 1 1 S010 11

25、01.半加器 被加数、加数以及低位的进位三者相加称 为“全加”，实现全加操作的电路叫做 全加器。AnBnCn-1Sn00000001101110001111010010111011真值表Cn01111000Sn=AnBnCn-1+ AnBnCn-1+AnBnCn-1 +AnBnCn-1+(AnBn+AnBn)Cn-1=(AnBn +AnBn)Cn-1=SCn-1+S Cn-1=S + Cn-1S=An + BnCn=S Cn-1+An Bn2. 全加器第20章 20.8COCnAnBnCISnCn-1Sn=SCn-1+ SCn-1Cn= SCn-1+AnBn全加器逻辑符号由半加器及或门组成的全

26、加器第20章 20.8半加器半加器AnBnCn-1CnSnSAnBnS Cn-11=1&ABSC例：试构成一个三位二进制数相加的电路Ci S iAi Bi Ci-1Ci S iAi Bi Ci-1Ci S iAi Bi Ci-1S0S1S2C2A2 B2A1 B1A0 B0第20章 20.8例：试用74LS183构成一个四位二进制数相加 的电路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS1832Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B3 74LS183是

27、加法器集成电路组件，含有两个独立的全加器。第20章 20.8例:用全加器构成五人表决 电路Ci S iAi Bi Ci-1Ci S iAi Bi Ci-1Ci S iAi Bi Ci-1YA B CD E123A B C1 1 10 0 00 1 11 1 00 0 11 0 0DE状态Y无须判别无须判别只要有一个1全为0全为1只要有一个0101010A、B、C、D、E为五个输入量；Y为输出量。第20章 20.820.9 编 码 器编码：用数字或符号来表示某一对象或信号的过程称为编码 n位二进制代码可以表示2n个信号8421编码：将十进制的十个数0、1、29编成二进制的8421代码第20章 2

28、0.9对象 代码编 码 器 电 路编码器& +5VR10DCBA0 1 2 3 4 5 6 7 8 9 0111第20章 20.9数字集成编码器T1147T114716 15 14 13 12 11 10 91 2 3 4 5 6 7 8 I4 I5 I6 I7 I8 Y2 Y1 地 VCC N Y3 I3 I2 I1 I0 Y0I1I9：信号输入端 低电平有效Y0Y3：信号输出端 以反码形式 输出第20章 20.9 译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。20.10 译码器和数字显示20.10.1 变量译码器若输入变量的数目为n，则输出端的数目N=2n例如：2

29、线4线译码器、 3线8线译码器、 4线16线译码器等。 现以3线8线译码器74LS138为例说明第20章 20.10代码 对象1 2 3 4 5 6 7 8 A0 A 1 A2 SB SC SA Y7 地 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y674LS13816 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS138管脚图A2 A0是译码器输入端，Y0 Y7是译码器输出端。且低电平有效。SC SB SA为三个使能输入端，只有当它们分别为0、0、1，译码器才正常译码；否则不论A2 A0为何值，Y0 Y7都输出高电平。第20章 20.10A2 A1 A0 Y0

30、Y2Y5Y4Y1Y3Y6Y774LS138 真值表0000111000111101001011010 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0Y0=A2A1A0 Y1A2A1A0 =Y2=A2A1A0 Y7=A2A1A0 SCSASB+1 01 01 01 01 01 01 01 0101 1 1 1 1 1 1 11 1 1 1 1 1 1 1第20章 20.101A0 A2 A2 A2 A1 11A1 A1 A0 A0 &Y0=A2A1A0 &.&Y7=A2A1A0 Y1A2A1A0 =当SA=1、SB= SC =0时，才正常译码。第20章 20.101SASBSCG1 任何一个三输入变量的逻辑函数都可以用74LS138和一个与非门来实现。 例：用74LS138