复杂器件测试向量转换技术

1、科学、公正、诚信、服务复杂器件测试向量转换技术复杂器件测试向量转换技术1234目录目录基本转换流程复杂器件向量的转换需求转换实现总结和建议基本转换流程基本转换流程 仿真向量到仿真向量到ATE向量向量EDA 工具工具ATPG TetraMAX +FastScan +Internal.vcdSTIL.wglATE测试系统测试系统仿真仿真 Verilog 兼容.binATE向量专用格式向量专用格式基本转换流程基本转换流程 仿真向量仿真向量 主要仿真向量格式 VCD （Value Change Dump，IEEE Std. 1364） EVCD（Extended VCD） WGL （Waveform

2、Generation Language） STIL （Standard Test Interface Language, IEEE std.1450）基本转换流程基本转换流程 仿真向量仿真向量 向量的类型 基于周期的向量：WGL和STIL 基于事件的向量：VCD和EVCD逻辑0逻辑110ns20ns30ns100ns 110ns120ns时间逻辑值信号AVCD fileVCD file $timescale $timescale 100 ps 100 ps $end $end $var wire 1 ! A $end $var wire 1 ! A $end #0 #0 0! 0! #1100

3、 #1100 1! 1! Signals Signals A In A In； Timing Timing WaveformTable TS1 WaveformTable TS1 Period 10ns ; Period 10ns ; Waveforms Waveforms A 10 A 10 0ns U/D; 0ns U/D; Pattern _pattern_ Pattern _pattern_ W TS1; W TS1; V A = 0; V A = 0; A = 0; A = 0; A=1; A=1; STIL fileSTIL file基本转换流程基本转换流程 基于事件的仿真向量基于

4、事件的仿真向量ATE向量向量 预处理：规整向量 周期化：以固定周期切割向量 波形采样：对每个周期内的波形采样 信息提取：生成时间信息文件和波形信息文件 最终生成ATE向量131234波波形形信信息息文文件件时时间间信信息息文文件件生生成成ATE专专用用向向量量文文件件预预处处理理周周期期化化波波形形采采样样信信息息提提取取生生成成向向量量基本转换流程基本转换流程 向量转换工具向量转换工具 市售的向量转换工具 Vtran WaveWizard TDS 国产第三方工具 公司内部的向量转换工具 VCD293k复杂器件向量的转换需求复杂器件向量的转换需求 复杂器件复杂器件 功能复杂，具有多个时钟域不同

5、速度接口。 种类：处理器，FPGA，SoC等等。 特点： 不同速度的接口 异步或同步的通讯方式处理器核PCIE接口UART接口SPI接口存储器接口复杂器件复杂器件I2C接口RapidIO接口USB接口协处理器核800Mbps480Mbps192kbps5Mbps5Mbps5Gbps3Gbps复杂器件向量的转换需求复杂器件向量的转换需求 复杂器件向量的转换需求复杂器件向量的转换需求 如何转换不同速度的多时钟域信号向量 ATE测试系统支持多时钟域信号 较早期的测试系统不支持，或者有较多的限制条件 较新的测试系统宣称支持此功能 将多时钟域信号“转化”为单时钟域信号处理 有局限性，受测试系统硬件能力的

6、限制 会给后期的调试和测量带来困难转换实现转换实现 最小周期法最小周期法 选取多时钟域中全部周期的最小公约数周期 对设备要求 系统的最小周期时间要求高。 对驱动沿或向量波型的数量要求低。 生成向量深度大。 周期切割较容易。 每个周期内信号至多只有一次状态变化，调试相对容易，测量参数时较为方便。转换实现转换实现 最小公倍数周期法：选取多时钟域中全部最小公倍数周期法：选取多时钟域中全部周期的最小公倍周期为切割周期。周期的最小公倍周期为切割周期。 对设备要求 对向量驱动沿或向量波型的数量要求高。 系统的最小周期时间要求低。 生成向量深度较小。 周期切割也比较容易。 生成的向量深度相对较小。 单个周期

7、内信号有多次状态改变，调试和测量参数都不方便。转换实现转换实现 平衡周期法：选取多时钟域中全部周期的平衡周期法：选取多时钟域中全部周期的最小公倍的约数为切割周期。最小公倍的约数为切割周期。 对设备要求 对向量驱动沿或向量波型的数量要求比较高。 系统的最小周期时间要求一般。 生成向量深度一般。 切割不容易，可能存在周期漂移问题。 单个周期内信号有多次状态改变，调试和测量参数都不方便。转换实现转换实现 实例处理实例处理 SoC芯片：内核周期7.5ns，PCI接口20ns，SDRAM接口8ns。 最小周期：0.5nsATE设备无法达到 最小公倍数周期 120ns ATE设备可以达到 内核部分单周期内需16个驱动沿ATE设备无法达到 SDRAM部分单周期内需15个驱动沿ATE设备无法达到 平衡周期 10nsATE设备可以达到 内核部分：每3个周期需4个驱动沿ATE设备可以达到 SDRAM部分：每4个周期需要5个驱动沿ATE设备可以达到总结和建议总结和建议 总结总结 复杂器件的向量