第4章 存储器

1、第4章 存储器、存储管理和高速缓存技术存储器基本概念存储器基本概念存储器概论存储器概论CPUMemoryIDE接口接口存储器的分类 分为两大类：分为两大类： 内部存储器，简称为内存或主存内部存储器，简称为内存或主存 外部存储器，简称为外存外部存储器，简称为外存主存储器的基本组成主存储器的基本组成微型计算机内存的行列结构微型计算机内存的行列结构图4.1 32行32列组成的矩阵和外部的连接选择存储器件的考虑因素选择存储器件的考虑因素 易失性 只读性 存储容量 速度 功耗半导体存储器及接口半导体存储器及接口随机存取存储器随机存取存储器RAM SRAM DRAM静态存储器及接口静态存储器及接口1. 1

2、. 存储单元电路存储单元电路1011102. 2. 静态静态RAMRAM的组成的组成静态静态RAMRAM的读的读/ /写过程写过程SRAMSRAM常用SRAM静态静态RAMRAM芯片举例芯片举例62646264 A12A0： D7D0： NC： CE： WE： OE：静态随机存储器62256DRAM1.111111/0VB=(V1+V0 )/2VV11该点有充放电现象，该点有充放电现象， 以此判断以此判断1/02ms2msDRAM的刷新和DRAM控制器 时序功能 地址处理功能 仲裁功能 图4.2 DRAM控制器的原理图1) FPM DRAM(Fast Page Mode DRAM)在80286

3、、80386时代，使用的是30个引脚的FPM RAM内存，容量只有1MB或2MB。而在80486时代，及少数80586计算机开始使用72个引脚的FPM RAM内存，这种内存使用5V工作电压，32位数据宽度，存取速度均在60ns以上。每隔3个时钟周期传送一次数据，并以512字节到几千字节不等的页面访问数据，可以有效减少延迟时间。这种内存是80486时代普遍使用的内存。2) EDO(Extended Data Out)DRAMEDO DRAM每隔2个时钟周期传输一次数据，速度为60ns左右，最短为40ns。它有72线和168线两种，5V电压，数据宽度为32位。其特点是：EDO DRAM的数据传输速

4、率高于普通DRAM，多用于老式Pentium主板上。3) SDRAM(Synchronous DRAM)SDRAM称为同步内存，主要特点如下：(1) SDRAM的地址信号、数据信号和控制信号都在系统时钟CLK的上升沿时采样和驱动，即SDRAM的操作被严格地同步在系统时钟的控制下，从而避免了存储器读/写操作时的盲目等待状态，提高了存储器的访问速度。(2) 采用突发模式进行存储器操作，第一个数据项被访问之后，一系列的数据项能迅速按时钟同步读出。当访问的数据项按顺序排列，且同在一个行地址信号控制下时，这种突发方式特别有效，它使存储器的访问速度大大提高。(3) 内部存储体采用能并行操作的分组结构，这些

5、分组存储体可以交替地通过存储器外部数据总线与CPU等主控设备交换信息，这使存储器的访问速度从整体上得到提高。SDRAM的工作电压为3.3V，内存条为168线，容量多为64MB、128MB及256MB、512MB。根据工作频率，SDRAM通常有三种规格：PC100、PC133和双通道PC800等。 PC100是SDRAM的一种技术标准，其中100是指该内存能工作在前端总线(FSB)频率为100MHz的系统中。 PC100规范主要要求：内存时钟周期TCK在100MHz外频工作时为10ns；存取时间TAC小于6ns；数据传输速率为800MB/s；印制电路板必须为六层板，以便滤掉杂波； 内存上必须有S

6、PD(Serial Present Detect)，该芯片实际上是一个E2PROM，其中存储了该SDRAM内存的相关资料。如存储容量、工作速度、厂商等，供系统启动时BIOS检测和设定内存的工作参数。 PC133规范来说，它的进一步要求是TAC不超过5.4ns，TCK不超过7.5ns，稳定工作频率为133MHz，CAS等待时间为3个时钟周期，带宽为1.06GB/s。4) DDR SDRAM(Double Data Rate SDRAM)DDR SDRAM为双速率同步内存，亦称SDRAM。普通的SDRAM中，只利用了时钟周期(与CPU的外频同步)的一个沿进行数据传输，称为SDR SDRAM(单数据

7、率SDRAM)。DDR SDRAM却用了时钟周期的两个沿进行数据传输，使数据传输速率提高一倍。在100MHz外频下可具有1.6GB/s(64位100MHz28)的数据传输率，在133MHz外频下可具有2.128GB/s(64133MHz28)的数据传输率。DDR SDRAM为184线内存条，每条64位，容量多为64MB、128MB、256MB及512MB。 目前DDR内存常用的有4种规格：DDR 200(又名PC1600)、DDR 266(又名PC2100)、DDR 333(又名PC2700)及DDR 400(理论带宽为3.2GB/s)。DDR 内存规格只读存储器只读存储器ROM 掩膜型ROM

8、 可编程只读存储器PROM 可擦除可编程只读存储器EPROM 可用电擦除的可编程只读存储器E2PROM 闪烁存储器A1A000011011VSD3D2D1D0W0W1W2W3VCCVCCPROMvcc24V12V存储器和存储器和CPU的连接考虑的连接考虑 高速高速CPU和较低速度存储器之间的速度匹配和较低速度存储器之间的速度匹配问题。问题。 CPU总线的负载能力问题。总线的负载能力问题。 片选信号和行地址、列地址的产生机制。片选信号和行地址、列地址的产生机制。 对芯片内部的寻址方法。对芯片内部的寻址方法。 SRAM的连接的连接图4.4 SRAM的使用举例：16KB的SRAM子系统DRAM的连接

9、的连接 DRAM的使用举例的使用举例片选信号的产生方法片选信号的产生方法 线选法线选法 全译码法全译码法 部分译码法部分译码法 混合译码法混合译码法线选法译码片选举例G11A1B1Y01Y11Y21Y3G274LS1392A2B2Y02Y12Y22Y31G1B1A1Y01Y11Y21Y31XX1111000011100110110101101011111074LS139直值表直值表12G2B2A2Y02Y12Y22Y31XX1111000011100110110101101011111074LS139直值表直值表2Y0Y1Y2Y3Y4C Y5B Y6A Y73E2E1E74LS138CBA00

10、1000Y0=0，1001001Y1=0，1001010Y2=0，1001011Y3=0，1001100Y4=0，1001101Y5=0，1001110Y6=0，1001111Y7=0，1Y7Y011E2E3E74LS138存储器的数据宽度扩充和字节数扩充存储器的数据宽度扩充和字节数扩充 数据宽度的扩充数据宽度的扩充 字节的扩充图字节的扩充图4.6 (a) 扩充存储器的数据宽度扩充存储器的数据宽度 (b) 扩充存储器的字节容量扩充存储器的字节容量CS A10 02K8WE D7 0? ? ?A10 0?D7 0CS A10 02K8WE D7 0CS A10 02K8WE D7 0CS A10

11、 02K8WE D7 0CS A10 02K8WE D7 0A1911M/IOA100D70WR如用16 K8的SRAM组成64 K8的存储器16 K8A13A0译码器Y3A15A0A15A14Y2Y1Y0CS3CS2CS1CS0CSWED7D0CSWED7D0A13A016 K8CSWED7D0A13A016 K8CSWED7D0A13A016K8CSWED7D0A13A0用8片16 K4的SRAM芯片组成16 K8存储器的连线图A1416 K4译码器A13A0WEA15CS0CS1CS2CS3D7D416 K416 K416 K4D3D016 K416 K416 K416 K4 层次化的存

12、储器体系结构层次化的存储器体系结构 层次化总体结构层次化总体结构图图4.7存储器的层次化总体结构（片外改为二级存储器的层次化总体结构（片外改为二级Cache，片内改为一级，片内改为一级Cache）MOV AL ，02H ; OUT 70H ，AL ; IN AL ，71H ; MOV AL ，02H ; OUT 70H ，AL ; MOV AL ，20 ; OUT 71H ，AL ; 71 Shadow RAM0640K768K1M内存的分区结构内存的分区结构图4.8PC机的内存组织 1)基本内存区图4.9 基本内存区的组织2) 高端内存区图4.10 高端内存区的组织3) 扩充内存区图4.11

13、用高端内存区64KB映射扩充内存的1个页组 CONFIG.SYS文件中加入如下语句： DEVICE=C:DOSHIMEM.SYS DEVICE=C:DOSEMM386.EXE RAM 32000 DOS=UMB16位微机系统的内存组织位微机系统的内存组织16位系统连接32位微机系统的内存组织位微机系统的内存组织32位存储器接口位存储器接口 由于80386/80486微处理器要保持与8086等微处理器兼容，这就要求在进行存储器系统设计时必须满足单字节、双字节和四字节等不同访问。为了实现8位、16位和32位数据的访问，80386/80486微处理器设有4个引脚BE0BE3，以控制不同数据的访问。B

14、E0BE3由CPU根据指令的类型产生，其作用如表所示。 表 6-8 3BE 0BE 功能表 字 节 允 许 要访问的数据位 3BE 2BE 1BE 0BE D31D24 D23D16 D15D8 D7D0 自动重复 1 1 1 0 D7D0 N 1 1 0 1 D15D8 N 1 0 1 1 D23D16 D23D16 Y 0 1 1 1 D31D24 D31D24 Y 1 1 0 0 D15D8 D7D0 N 1 0 0 1 D23D16 D15D8 N 0 0 1 1 D31D24 D23D16 D31D24 D23D16 Y 1 0 0 0 D23D16 D15D8 D7D0 N 0 0

15、 0 1 D31D24 D23D16 D15D8 N 0 0 0 0 D31D24 D23D16 D15D8 D7D0 N 64位存储器接口 64位存储器系统由8个存储体组成。 每个存储体的存储空间为512 MB(Pentium)或8GB(Pentium Pro) 存储体选择通过选择信号BE0BE7实现。 如果要传送一个64位数，那么8个存储体都被选中；如果要传送一个32位数，那么4个存储体被选中；若要传送一个16位数，则有2个存储体被选中；若传送的是8位数，则只有一个存储体被选中。虚拟储存技术和三类地址虚拟储存技术和三类地址 虚拟存储技术虚拟存储技术 段式虚拟存储和页式虚拟存储段式虚拟存储和

16、页式虚拟存储 分段特点： 每段的长度不是固定的 每个段都是受到保护的独立的空间 分页特点： 一个系统中的所有页面大小固定 页面的起点和终点也固定。 只有分页机制才支持虚拟存储 虚拟储存技术和三类地址虚拟储存技术和三类地址 逻辑地址、线性地址和物理地址逻辑地址、线性地址和物理地址 逻辑地址特点： 这是程序员编写的源程序中使用的地址 完整的逻辑地址一共48位 逻辑地址中的选择子对应于一个段基址 线性地址特点： 线性地址是由2个32位量相加而成的 段基址由段描述符得到 线性地址是分为3个字段来体现其功能分段管理分段管理 三种描述符表 全局描述符表GDT 局部描述符表LDT 中断描述符表IDT 描述符表三个优点： 可大大扩展存储空间 可实现虚拟存储 可实现多任务隔离段选择子、段描述符和段描述符表段选择子、段描述符和段描述符表1 段选择子段选择子段选择子、段描述符和段描述符表段选择子、段描述符和段描述符表2段描述符段描述符 段选择子、段描述符和段描述符表段选择子、段