第5章内存储器系统

1、第第5 5章章 5.1 存储器概述存储器概述 存储器是计算机系统中具有记忆功能存储器是计算机系统中具有记忆功能的部件，它是由大量的记忆单元的部件，它是由大量的记忆单元( (或称基本或称基本的存储电路的存储电路) )组成的组成的, , 用来存放用二进制数用来存放用二进制数表示的程序和数据。表示的程序和数据。记忆单元是一种能表示二进制记忆单元是一种能表示二进制“ “ 0 ”0 ”和和“1”1”的状态并具有记忆功能的物理器件，如的状态并具有记忆功能的物理器件，如电容、双稳态电路等。一个记忆单元能够存储电容、双稳态电路等。一个记忆单元能够存储二进制的一位。由若干记忆单元组成一个存储二进制的一位。由若干

2、记忆单元组成一个存储单元、一个存储单元能存储一个字，字有单元、一个存储单元能存储一个字，字有4 4位位、8 8位、位、1616位等称之为字长，字长为位等称之为字长，字长为8 8时，称一时，称一个字节个字节。存储器操作：存储器操作： 读操作，非破坏性。读操作，非破坏性。 写操作，破坏性。写操作，破坏性。存储器的职能：存储器的职能： 信息交换中心。信息交换中心。 数据仓库。数据仓库。5.1.1 5.1.1 存储器分类存储器分类1. 1. 内存储器内存储器( (内存或主存内存或主存) ) 功能：存储当前运行所需的程序和数据。功能：存储当前运行所需的程序和数据。 特点：特点：CPUCPU可以直接访问并

3、与其交换信可以直接访问并与其交换信 息，容量小，存取速度快。息，容量小，存取速度快。2. 2. 外存储器外存储器( ( 外存外存) ) 功能：存储当前不参加运行的程序和数据。功能：存储当前不参加运行的程序和数据。 特点：特点：CPUCPU不能直接访问，配备专门设不能直接访问，配备专门设备才能进行交换信息，容量大，备才能进行交换信息，容量大，存取速度慢。存取速度慢。目前，存储器使用的存储介质有半导体器件目前，存储器使用的存储介质有半导体器件，磁性材料，光盘等。一般把半导体存储器芯片，磁性材料，光盘等。一般把半导体存储器芯片作为内存。由于半导体存储器具有存取速度快、作为内存。由于半导体存储器具有存

4、取速度快、集成度高、体积小、功耗低、应用方便等优点，集成度高、体积小、功耗低、应用方便等优点，在此我们只讨论半导体存储器。在此我们只讨论半导体存储器。半 导 体 存 储 器静态随机SRAM动态随机DRAM一次性编程 PROM可擦除 EPROM紫外光擦除 UREPROM电擦除 EEPROM读写存储器 RAM只读存储器 ROM双极型MOS掩膜ROM可编程ROM 图5.2 半导体存储器分类5.1.2 5.1.2 半导体存储器的组成半导体存储器的组成 半导体存储器由地址寄存器，译码电路、存储体、半导体存储器由地址寄存器，译码电路、存储体、读读/ /写控制电路、数据寄存器、控制逻辑等写控制电路、数据寄存

5、器、控制逻辑等6 6个部分组成。个部分组成。 ABDB 启动片选读/写图图5.3 5.3 存储器的基本组成存储器的基本组成 (1) 单译码方式单译码方式 Ap-1 Ap-2 A1 A0 N 取 1 译 码 器基本存储电路p个输入M位位位位线线D0 D1 DM1 N根字线根字线N=2p 个地址个地址W0 W1 选中的字线输出M位Wn-1 输出缓冲放大器 图5.4 单译码寻址示意图(2) 双译码方式双译码方式A0 A1 A2 A3 A4 X0 X31 .W0,0 W31,0 W0,31 Y0 Y31 基本存储电路R/W控制Y(列)地址译码及I/O控制数据输入数据输出A5 A6 A7 A8 A9 X

6、(行)地址译码器 图5.5 双译码结构示意图W31,31 5.1.3 5.1.3 半导体存储器芯片的主要技术指标半导体存储器芯片的主要技术指标1. 1. 存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量存储容量= =存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数常用单位常用单位：KB、MB、GB、TB、PB、EB、ZB其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B 1PB= TB= B 1EB= PB= B 1ZB= EB= B 1YB= ZB= B10210210250260270

7、21028022. 2. 存取时间存取时间存取时间又称存储器访问时间。指启存取时间又称存储器访问时间。指启动一次存储器操作到完成该操作所需的时动一次存储器操作到完成该操作所需的时间间 t tA A。3. 3. 存取周期存取周期存取周期是连续启动两次独立的存储存取周期是连续启动两次独立的存储器操作所需的最小的时间间隔器操作所需的最小的时间间隔TC，一般一般TCtA 。4. 4. 可靠性可靠性可靠性指存储器对电磁场及温度等变可靠性指存储器对电磁场及温度等变化的抗干扰能力。化的抗干扰能力。5. 5. 其他指标其他指标体积、重量、功耗体积、重量、功耗( (包括维持功耗和包括维持功耗和操作功耗操作功耗)

8、 )。5.25.2随机存取存储器随机存取存储器RAMRAM5.2.1 5.2.1 静态随机存储器静态随机存储器SRAMSRAM图5.6为6个MOS管组成的双稳态电路。 图5.6 六管静态RAM基本存储电路Y地址译码地址译码VccV7 I / OV8 I / OV3V4V5V2V6A V1B DiDiX地址译码地址译码图中图中V V1 1V V2 2是工是工作管，作管，V V3 3V V4 4是是负载管，负载管，V V5 5V V6 6是 控 制 管 ，是 控 制 管 ，V V7 7V V8 8也是控制也是控制管，它们为同管，它们为同一列线上的存一列线上的存储单元共用。储单元共用。特点：特点：(

9、1) (1) 不需要刷新，简化外围电路。不需要刷新，简化外围电路。 (2) (2) 内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。DRAMDRAM的基本存储电路的基本存储电路( (存储单元存储单元) )有单管有单管和四管等结构，这里仅介绍单管存储单元的和四管等结构，这里仅介绍单管存储单元的结构及存储原理。结构及存储原理。5.2.2 5.2.2 动态随机存储器动态随机存储器DRAMDRAM刷新放大器刷新放大器数据I/O线T1CS行选择信号行选择信号图5.9 单管DRAM基本存储元电路T2列选择列选择 信号信号图图5.9为单管动态为单管动态RAM的基本存储电路，由的基本存储电路，

10、由MOS晶体管和一个电容晶体管和一个电容CS组成。组成。 特点：特点：(1) (1) 每次读出后，内容被破坏，要采取恢每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。复措施，即需要刷新，外围电路复杂。(2) (2) 集成度高，功耗低。集成度高，功耗低。 典型的动态典型的动态RAM芯片芯片 一种典型的一种典型的DRAMDRAM如如Intel 2164Intel 2164。21642164是是64K64K1 1位的位的DRAMDRAM芯片，片内含有芯片，片内含有64K64K个存储单元，所以，需要个存储单元，所以，需要1616位地位地址线寻址。为了减少地址线引脚数目，采用行和列两部

11、址线寻址。为了减少地址线引脚数目，采用行和列两部分地址线各分地址线各8 8条，内部设有行、列地址锁存器。利用外接条，内部设有行、列地址锁存器。利用外接多路开关，先由行选通信号多路开关，先由行选通信号RASRAS选通选通8 8位行地址并锁存。位行地址并锁存。随后由列选通信号随后由列选通信号CASCAS选通选通8 8位列地址并锁存，位列地址并锁存，1616位地址位地址可选中可选中64K64K存储单元中的任何一个单元。存储单元中的任何一个单元。 图5.10(a) Intel 2164 DRAM芯片引脚图GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A2 NC21641 16

12、 8 9WERASCASA0A7：地址输入地址输入 CAS：列地址选通列地址选通 RAS：行地址选通行地址选通 WE：写允许写允许 Din：数据输入数据输入 Dout： 数据输出数据输出 Vcc：电源电源 GND：地地 图5.10(b) Intel 2164 DRAM内部结构框图DoutWEDin CASRASA7 A1 A0 8 位 地 址 锁 存 器128128 矩阵128个读出放大器1/2列译码128个读出放大器128128 矩阵128128 矩阵128个读出放大器1/2列译码128个读出放大器128128 矩阵4选1 I/O门控输出缓冲器行时 钟缓 冲器列时 钟缓 冲器写允 许时 钟缓

13、 冲器数据 输入 缓冲 器包含：包含：(1) (1) 存储体存储体 (2)(2)外围电路外围电路 地址译码器地址译码器 读读/ /写控制及写控制及I/OI/O电路电路 片选控制片选控制 CSCS5.2.3 RAM5.2.3 RAM的组成的组成课堂练习与思考：课堂练习与思考：1在下列存储器中，允许随机访问的存储器是（ ）。（A）磁带 （B）磁盘 （C）磁鼓 （D）半导体存储器 2在下列存储器中，（ ）存取时间长短与信息所在的位置有关。（A）主存 （B）高速缓存 （C）磁带 （D）固存 3静态RAM的特点是（ ）。（A）写入的信息静止不变 （B）在你停电的情况下,信息能长期保持不变 （C）只读不写

14、，因而信息不再变化 （D）停电后，信息仍能长久保持不变DCA4.CPU可直接访问的存储器是（ ）。（A）主存 （B）辅存 （C）磁盘 （D）磁带A5在存储系统的层次结构中，CPU可直接访问的存储器是( )和( )。 6.六管静态MOS存储单元是依靠( )存储信息。 7、RAM是一种( )性的存储器，其中的信息断电以后将( )。8若地址码8位，按字节编址则访问空间可达( )。若地址码10位，则访存空间可达( )。 若地址码14位，则访存空间可达( )。 若地址码20位，则访存空间可达( )。 Cache主存主存双稳态触发器双稳态触发器256B1024B16KB1MB填空题填空题易失易失丢失丢失5

15、.3 只读存储器只读存储器( (ROM) )输出电路Y 译码存储矩阵X 译 码控 制 逻 辑地 址 码 D7 D0它包含有它包含有(1)(1)地址译码器地址译码器 (2) (2) 存储矩阵存储矩阵 (3) (3) 控制逻辑控制逻辑 (4) (4) 输出电路输出电路 图5.11 ROM组成框图5.3.1 5.3.1 掩膜掩膜ROMROM特点：特点：(1) (1) 器件制造厂在制造时编制程序器件制造厂在制造时编制程序, ,用户不能修改。用户不能修改。 (2) (2) 用于产品批量生产。用于产品批量生产。 (3) (3) 可由二极管和三极管电路组成。可由二极管和三极管电路组成。1.1.字译码结构字译

16、码结构 图5.12为二极管构成的44位的存储矩阵，地址译码采用单译码方式，它通过对所选定的某字线置成低电平来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的二极管导通，使该位线上输出电位为低电平，结果输出为“0”，否则为“1”。 R R R RVCC1 2 3 4字线位4 位3 位2 位1输出数据位图5.12 二极管ROM二极管二极管ROMROM阵列阵列4 3 2 1位位字字1 2 3 40 0 0 00 0 1 10 1 0 11 0 1 0用用MOSMOS三极管取代二极管便构成了三极管取代二极管便构成了MOS ROMMOS ROM阵列阵列字线1 字线2 字线3 字线4字 地 址 译 码

17、 器VDDD4 D3 D2 D1A1 A000 01 10 11位线1位线2位线3位线44 3 2 1位位字字1 2 3 40 0 1 01 1 0 11 1 1 00 1 0 0D4 D3 D2 D1图5.13 MOS管ROM阵列 2.2.双极型双极型ROMROM电路电路 双极型双极型ROMROM的速度比的速度比MOS ROMMOS ROM快，它的快，它的取数时间约为几十取数时间约为几十nsns，可用于速度要求较，可用于速度要求较高的微机系统中。图高的微机系统中。图4.154.15是一种双极型是一种双极型ROMROM的结构图，容量为的结构图，容量为2562564 4位。位。 图5.15 一种

18、双极型ROM的结构图X地址译码器Y译码Y译码Y译码Y译码四位寄存器D QCLK32线3232矩阵读取脉冲三态门基本ROM部分读取控制部分D3D2D1D05.3.2 5.3.2 可编程可编程ROM (PROM)ROM (PROM)图5.16 熔丝式PROM的基本存储结构字选线位线特点：特点：(1)(1)出厂时里面没有信息。出厂时里面没有信息。 (2)(2)用户根据自己需要对其进行设置用户根据自己需要对其进行设置( (编程编程) )。 (3)(3)只能使用一次，一旦进行了编程不能擦除只能使用一次，一旦进行了编程不能擦除片内信息。片内信息。 5.3.3 5.3.3 可擦除、可编程可擦除、可编程ROM

19、ROM（EPROMEPROM）PPSD SIO2 SIO2+N基底源极漏极多晶硅浮置栅(a) EPROM的基本存储结构(b) 浮置栅雪崩注入型场效应管结构特点：特点：(1) (1) 可以多次修改擦除。可以多次修改擦除。 (2) EPROM(2) EPROM通过紫外线光源擦除通过紫外线光源擦除( (编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸) )。 (3) E(3) E2 2PROMPROM电可擦除。电可擦除。 典型的典型的EPROMEPROM芯片芯片 常 用 的 典 型常 用 的 典 型 E P R O ME P R O M 芯 片 有芯 片 有 ： 2 7 1 6（2K8）、）

20、、2732（4K8）、）、2764（8K8）、）、27128（16K8）、）、27256（32K8）、）、27512（64K8）等。）等。 Intel-2764Intel-2764芯片是一块芯片是一块8K8K8bit8bit的的EPROMEPROM芯片，如图所示：芯片，如图所示：数据输出.允许输出和片选逻辑CEA0A12 Y译码X译码 输出缓冲 Y门8K8位存储矩阵 OE 2764结构框图VCCPGM NC A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20

21、19 18 17 16 152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封装及引脚封装及引脚2764封装图 A0A12 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGM 编程脉冲输入端，读数据 时，PGM=1操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出L L H H L L L LL H X X H H L LH H X X L L H HX

22、 X X X X X X HVcc Vcc Vcc Vcc Vcc Vcc Vcc VccVcc Vcc Vcc Vpp Vpp Vpp Vpp VccDOUT 高阻高阻 高阻高阻 高阻高阻 DIN DIN DOUT 编码编码2764操作方式操作方式27642764中第中第2626脚为脚为NCNC，若改为，若改为A A1313，则为，则为2712827128芯片封装图，芯片封装图，2712827128是一块是一块16K16K8bit8bit的的EPROMEPROM芯片，其操作与芯片，其操作与27642764相同。相同。注意注意: :5.3.4 5.3.4 电可擦除可编程电可擦除可编程ROMRO

23、M（EEPROMEEPROM） -VG +VD 5.3.5 Flash5.3.5 Flash存储器存储器 特点：特点：(1)(1)固有的非易失性固有的非易失性 它不同于静态它不同于静态RAMRAM，不需要备用电池来确保数据存，不需要备用电池来确保数据存留，也不需要磁盘作为动态留，也不需要磁盘作为动态RAMRAM的后备存储器。的后备存储器。 (2) 经济的高密度经济的高密度 IntelIntel的的1M1M位闪速存储器的成本按每位计要比位闪速存储器的成本按每位计要比静态静态RAMRAM低一半以上。闪速存储器的成本仅比容量低一半以上。闪速存储器的成本仅比容量相同的动态相同的动态RAMRAM稍高，但

24、却节省了辅助存储器（磁稍高，但却节省了辅助存储器（磁盘）的额外费用和空间。盘）的额外费用和空间。 特点：特点：(3) 可直接执行可直接执行 由于省去了从磁盘到由于省去了从磁盘到RAMRAM的加载步骤，查询的加载步骤，查询或等待时间仅决定于闪速存储器，用户可充分享或等待时间仅决定于闪速存储器，用户可充分享受程序和文件的高速存取以及系统的迅速启动。受程序和文件的高速存取以及系统的迅速启动。 (4) 固态性能固态性能 闪速存储器是一种低功耗、高密度且没有移闪速存储器是一种低功耗、高密度且没有移动部分的半导体技术。便携式计算机不再需要消动部分的半导体技术。便携式计算机不再需要消耗电池以维持磁盘驱动器运

25、行，或由于磁盘组件耗电池以维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户不必再担心工作条而额外增加体积和重量。用户不必再担心工作条件变坏时磁盘会发生故障。件变坏时磁盘会发生故障。 课堂练习与思考：课堂练习与思考：1、掩膜型ROM可简记为 。A、PROM B、MROM C、EPROM D、EEPROM2、可编程ROM可简记为 。A、PROM B、MROM C、EPROM D、EEPROM3、优盘是一种电可擦除、可重写的 的存储器。A、非易失性 B、易失性C、只读性 D、磁介质性BAA简答简答1、存储器的主要性能指标？ 答:存储器的主要性能指标：存储容量、速度、价格。2、RAM的主要

26、特点？ 答：存储单元内的内容可随时写入和读出、断电之后其中内容随之消失（读写性、易失性） 3、动态RAM和静态RAM相比，需增加什么电路？答：需增加刷新电路5.4 5.4 存储器与存储器与CPUCPU的接口技术的接口技术数据总线控制总线CPU 地址总线 存 储 器 图图5.19 CPU与存储器连接示意图与存储器连接示意图 5.4.1 5.4.1 存储器与存储器与CPUCPU的连接的连接1. 1. CPU总线的负载能力。总线的负载能力。 (1) 直流负载能力 一个TTL电平(2) 电容负载能力 100PF由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以小系统中，小系统中，

27、CPU与存储器可直连，与存储器可直连，大系统常加驱动器大系统常加驱动器, , 在在8086系统中系统中, ,常用常用8226、 8227总线收发器实现驱动。总线收发器实现驱动。2. CPU2. CPU的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。3. 3. 存储器的地址分配和选片问题。存储器的地址分配和选片问题。(1) 确定整机存储容量。 (2) 整机存储容量在整个存储空间的位置。 (3) 选用存储器芯片的类型和数量。

28、(4) 划分RAM、ROM区，地址分配，画出 地址分配图。4. 4. 控制信号的连接控制信号的连接一般指存储器的一般指存储器的WEWE、OEOE、CSCS等与等与CPUCPU的的RDRD、WRWR等相连，不同的存储器和等相连，不同的存储器和CPUCPU连接时其使用的控制信号也不完全连接时其使用的控制信号也不完全相同。相同。 单片的存储器芯片的容量是有限的，整单片的存储器芯片的容量是有限的，整机的存储器由若干芯片组成，应考虑到：机的存储器由若干芯片组成，应考虑到：1. . 地址的分配。地址的分配。 2. . 存储器芯片的选择存储器芯片的选择( (片选片选) )CPU对存储器操作时，先进行片选，再

29、从选中芯片中根据地址译码选择存储单元进行数据的存取。存储器空间的划分和地址编码是靠地址线来存储器空间的划分和地址编码是靠地址线来实现的实现的。对于多片存储器芯片构成的存储器其地对于多片存储器芯片构成的存储器其地址编码的原则是：址编码的原则是： 一般情况下，CPU能提供的地址线根数大于存储器芯片地址线根数，对于多片6264与8086相连的存储器，A0A12作为片内选址，A13A19作为选择不同的6264。1. 1. 低位片内选址低位片内选址2. 2. 高位选择芯片高位选择芯片( (片选片选) )1. 1. 线选法：线选法： CPU中用于“选片选片”的高位地址线(即存储器芯片未用完地址线)若一根连

30、接一组芯片的片选端，该根线经反相后，连接另一组芯片的片选端，这样一条线可选中两组芯片，这种方法称之为线选法线选法。片选信号产生的方法片选信号产生的方法 A12A0 2764 （甲）2764 （乙）A14 A13 CECE图4.20 线选法 全译码法中，对剩余的全部高位地址全译码法中，对剩余的全部高位地址线进行译码称为全译码法。线进行译码称为全译码法。译码电路复杂。译码电路复杂。 每组的地址区间是确定的、唯一的。每组的地址区间是确定的、唯一的。特点：特点：2.2.全译码法：全译码法：表表5-1 74LS138译码器真值表译码器真值表 G1 G2A G2BC B A译码输出1 0 00 0 0Y0

31、=0，其余为11 0 00 0 1Y1=0，其余为11 0 00 1 0Y2=0，其余为11 0 00 1 1Y3=0，其余为11 0 01 0 0Y4=0，其余为11 0 01 0 1Y5=0，其余为11 0 01 1 0Y6=0，其余为11 0 01 1 1Y7=0，其余为1不是上述情况 Y0Y7 全为1 图图5.21为全译码的为全译码的2个例子。前一例采用门电路译码，后例采用个例子。前一例采用门电路译码，后例采用38译码器译码。译码器译码。38译码器有译码器有3个控制端：个控制端：G1，G2A，G2B，只有当，只有当G1=1，G2A=0，G2B=0，同时满足时，译码输出才有效。究竟输出，

32、同时满足时，译码输出才有效。究竟输出(Y0Y7)中是哪个有效，则由选择输入中是哪个有效，则由选择输入C、B及及A三端状态三端状态决定。决定。CBA=000时，时，Y0有效，有效，CBA=001时，时，Y1有效，依此类推。单片有效，依此类推。单片2764（8K8位，位，EPROM）在高位地址）在高位地址A19A13=0000110时被选中时被选中。图图5.21 5.21 全译码法全译码法译码电路较复杂。 每组的地址区间不唯一，有地址重叠。 在译码法中，只对剩余的高位地址线在译码法中，只对剩余的高位地址线的某几根进行译码，称为部分译码法。的某几根进行译码，称为部分译码法。关于部分译码法例题见后面内

33、容。关于部分译码法例题见后面内容。特点：特点：3.3.部分译码法部分译码法 ( (局部译码法局部译码法) )： 图图5. 225. 22所示的电路，采用部分译码对所示的电路，采用部分译码对4 4个个27322732芯片（芯片（4K4K8 8位，位，EPROMEPROM）进行寻址。译码时，未使用高位地址线）进行寻址。译码时，未使用高位地址线A A1919、A A1818和和A A1515。所以，每个芯片将同时具有所以，每个芯片将同时具有2 23 3=8=8个可用且不同的地址范围（即重叠个可用且不同的地址范围（即重叠区）。区）。 芯片芯片 A19 A15 A14A12 A11 A0 一个可用地址范

34、围一个可用地址范围 1 00 000 全全0全全1 0000000FFFH 2 00 001 全全0全全1 0100001FFFH 3 00 010 全全0全全1 0200002FFFH 4 00 011 全全0全全1 0300003FFFH 2732 (1)2732 (4)2732 (2)2732 (3)CECECECEY0 Y1 Y2 Y3G1 G2A G2BC B AM/IO A16 A17A14 A13 A12A11A01. 8086存储器组织存储器中，任何两相邻的字节被定义为一个字，存储器中，任何两相邻的字节被定义为一个字，构成字的两个字节都有各自的字节地址。构成字的两个字节都有各自

35、的字节地址。(1) 字的地址字的地址：字的高字节放高地址字的高字节放高地址，低字节放低低字节放低 地址地址，低字节的地址作为字的地址低字节的地址作为字的地址 (2) (2) 字的存放方式字的存放方式： 非规则存放非规则存放: : 若一个字从奇数地址开始存放 规则存放规则存放: : 若一个字从偶数地址开始存放 (3) (3) 字的存放原则字的存放原则：规则存放规则存放 5.4.2 5.4.2 简单的简单的80868086存储器子系统的设计存储器子系统的设计图5.23 字的规则存放和非规则存放字的规则存放字的规则存放字的非规则存放字的非规则存放存储器存储器地址地址 00200H 00201H 00

36、202H 00203H 00204H 00205H 00206H 34H12H字节变量78H56H字节变量为了实现规则存放，将为了实现规则存放，将80868086的的1MB1MB存储存储空间分成两个空间分成两个512KB512KB的存储体，具体为：的存储体，具体为： (1) 偶数存储体与偶数存储体与8086的的D0D7相连。相连。(2) 奇数存储体与奇数存储体与8086中中D8D15相连。相连。(3) A1A19用来同时访问两个存储体的字节用来同时访问两个存储体的字节单元。单元。(4) A0和和BHE( (高高8位数据总线允许位数据总线允许) )信号用信号用来选择存储体。来选择存储体。图5.2

37、4 存储体与总线的连接DBD15D8 D7D0 奇存储体 A0ABBHEA19 A1偶存储体 CSA19A1D7D0 CSA19A1D7D0 8086CPU访问(读或写)存储器由信号BHE和A0组合形成，见表4.2。 表表5.2 BHE和和A0组合的对应操作组合的对应操作3 3、字位扩展字位扩展2、字扩展字扩展1 1、位扩展位扩展从字长和字数方向扩展从字长和字数方向扩展从字长方向扩展从字长方向扩展从字数方向扩展从字数方向扩展位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多个位扩充的存储芯片的数据线多个位扩充的存储芯片

38、的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数n其它连接都一样其它连接都一样n这些芯片应被看作是一个整体这些芯片应被看作是一个整体n常被称为常被称为“芯片组芯片组”A9A0 (一) CS 1K8位 SRAM D7D0 WEA9A0 (二) CS1K8位 SRAM D7D0 WE要点：要点：(1)芯片的数据线芯片的数据线D、读写控制信号、读写控制信号WE#分别连在一起分别连在一起; (2)存储器地址线存储器地址线A的低若干位连接各芯片的地址线的低若干位连接各芯片的地址线;(3)存储器地址线存储器地址线A的高若干位作用于各芯片的片选信号的高若干位作用于各芯片的片选信号CS#。MN

39、LK：首先根据题目的地址范围写出相应的二进制地址码。：首先根据题目的地址范围写出相应的二进制地址码。A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小最小 8K系统区系统区相邻相邻16K用户程用户程序区序区最大最大 4K系统区系统区000000000000000000011111111111110010000000000000001111111111111111111111111111111111000000000000 01000000000000000101111111111111 2716(2k8)EPROMA0A1.A10RD of 8086/8088Or

40、 MRDC 总线信号当A11A19都为逻辑1输出为逻辑0O0O1.O7IO/MCS4.5 微型机内存储器组织 在微型机系统中,主存一般只指内存RAM，由于不同CPU的地址线和数据的条数不同,寻址能力和数据宽度就不一样,因此对应存储器的系统结构也不同。1.16位存储系统由下图可知8086存储器采用两个512KB的存储体组成1MB的存储器系统,其中一个全为低字节的偶地址,另一个为高地址的奇地址。由于8086外部数据线都为16位，因此它们的存储器组织相同。奇存储体偶存储体A19A1BHEA0D15-D8D7-D08086 16位存储器系统组织2.32位存储系统外部总线为32位的80386和80486

41、存储器组织采用四个存储器，每个存储体都为8位宽度，分别由存储体的选择控制信号BE0BE3选择如下图所示。由于80386和80486外部有32条地址线，故共可寻址4GB存储空间，每个存储体可寻址1GB，通过每个存储体的选择控制信号（与读或写控制信号相成，输出控制存储体的选择）可进行字节字（16位）和双字（32位）数据传送。3#存储体2#存储体1#存储体0#存储体A31A2BE3BE2BE1BE0D31-D24D23-D16D15-D8D7-D080386,80486 32位存储器系统组织2022-6-26第101页3.64位存储系统具有64位外部数据总路线的Pentium.MMX、Pentium

42、 pro 以及P和P等采用8个存储体，每个存储体也都是8位宽度，只是Pentium的最大存储空间为4GB（每个存储体512MB），而Pentium pro、P及P为64GB（每个存储体8GB）。8个存储体分别由BE0BE7控制，如图所示。7#存储体6#存储体5#存储体4#存储体A31A2BE7BE6BE5BE4D63-D56D55-D48D47-D40D39-D323#存储体2#存储体1#存储体0#存储体A31A2BE3BE2BE1BE0D31-D24D23-D16D15-D8D7-D0Pentium、Pentium pro、P、P 64位存储器系统组织Cache的工作原理Cache的特点Ca

43、che的命中率123CacheCache、主存与、主存与CPUCPU的关系的关系 CPUCache主存字传送块传送M0CPUCache1Cache2M1M2M3微处理器芯片主机内存外 存CPU主存主存相联存储器相联存储器Cache存储体存储体硬件逻辑电路硬件逻辑电路地址总线地址总线数据总线数据总线 直接映射直接映射1 1 全相联映射全相联映射2 2 组相联映射组相联映射3 3cij2mod=k2)2modi (jrrc = = 5.6.3 Cache 的改进的改进(1) (1) 增加增加 Cache Cache 的级数的级数片载（片内）片载（片内）CacheCache片外片外 CacheCac

44、he(2) (2) 统一缓存和分开缓存统一缓存和分开缓存指令指令 CacheCache数据数据 CacheCache与主存结构有关与主存结构有关与指令执行的控制方式有关与指令执行的控制方式有关是否流水是否流水Pentium 8K 指令指令 Cache 8K 数据数据 CachePowerPC620 32K 指令指令 Cache 32K 数据数据 CachePentium CPU内部数据Cache的结构。数据Cache采用2路组相联结构来分成128组,每组2行,每行32B,数据总容量是128232B=8KB,每路4KB。使用32位物理地址寻址,其中A31A12共计20位地址作为Cache中的20

45、位标记,组号由A11A5共计7位地址编码，共计可编为128组,每组2行,每行中可存放32B,行内数据由主存地址A4A0寻址。指令译码器指令译码器整整 数数 寄寄 存存 器器 组组L2cache(48GB/s) L1数据数据cache(8KB) 浮浮 点点 寄寄 存存 器器 组组慢慢ALU复杂指令复杂指令2xALU简单指令简单指令2xALU简单指令简单指令2xAGU存地址存地址浮点存浮点存浮浮 点点 取取2xAGU取地址取地址MMXSSE/SSE2浮点加浮点加浮点乘浮点乘浮点除浮点除跟踪跟踪cache分支预测器分支预测器执行跟踪执行跟踪cache(12000微操作微操作)微码微码ROM微操作队列

46、微操作队列微操作队列微操作队列指令预取部件指令预取部件动态分支预测器动态分支预测器前前端端总总线线256位，时钟频率位，时钟频率64位位,时钟频率时钟频率总线总线接口部件接口部件预取预取控制逻辑控制逻辑总线接口总线接口运算器运算器寄存器组寄存器组控制器控制器Pentium4的简化图 核心流水线核心流水线核心流水线核心流水线256K二级Cache256K二级Cache256K二级Cache256K二级Cache1级指令Cache1级数据Cache1级指令Cache1级数据Cache1级指令Cache1级数据Cache1级指令Cache1级数据Cache共享式16路组相联8M三级Cache3通道D

47、DR3内存控制器DDR3 内存储器*64位位宽Core i7存储器层次结构存储器层次结构第第5 5章章 存储器及其接口存储器及其接口 小结小结1.1.随机存取存储器，随机存取存储器，RAMRAM(1)(1)静态静态RAMRAM，SRAMSRAM(2)(2)动态动态RAMRAM，DRAMDRAM，需要刷新电路，需要刷新电路2.2.只读存储器，只读存储器，ROMROM(1) PROM(1) PROM，可编程，可编程ROMROM，一次性写入，一次性写入ROMROM(2) EPROM(2) EPROM，可擦除可编程，可擦除可编程ROM ROM (3) EEPROM(3) EEPROM，电可擦除可编程，

48、电可擦除可编程ROMROM4、存储器的字位扩展(存储器组织) (1)存储器芯片的地址范围(2)地址线的连接(片内地址，片外地址)(3)数据线的连接(4)控制线的连接(片选信号CE，写信号WE，输出信号OE等，以上信号都为低电平) 5、(1) 本章结束: 继续学习第6章!本章思考题本章思考题一、单项选择题一、单项选择题1.DRAM1.DRAM是是( )( )。A.A.只能读出的存储器只能读出的存储器 B.B.只能写入的存储器只能写入的存储器C.C.不关机信息静态保存的存储器不关机信息静态保存的存储器 D.D.信息需定时刷信息需定时刷新的读新的读/ /写存储器写存储器 分析：分析：“RAM”RAM

49、”是是Random Access MemoryRandom Access Memory的缩写，即的缩写，即“随机存取存储器随机存取存储器”，是读写存储器；，是读写存储器；“D”D”是是DynamicDynamic的缩写，即的缩写，即“动态动态”之意。之意。答：答：D D 2.2.要组成要组成64KB64KB的的80868086系统程序存储空间，选系统程序存储空间，选用用EPROMEPROM的最佳方案是的最佳方案是( )( )芯片。芯片。A.1A.1片片64K64K8 8位位 B.2B.2片片32K32K8 8位位C.4C.4片片16K16K8 8位位 D.8D.8片片8K8K8 8位位 分析分

50、析:8086:8086系统是一个系统是一个1616位系统，必须能进行位系统，必须能进行1616位数据的读写，因此必须用两片以上位数据的读写，因此必须用两片以上( (偶数偶数个个) )芯片构成芯片构成1616位的存储系统，这样位的存储系统，这样A A被排除；被排除；B B，D D都可采用，但从电路可靠性及减少芯片角都可采用，但从电路可靠性及减少芯片角度看，最佳方案是度看，最佳方案是2 2片片32K32K8 8位芯片。位芯片。答：答：B B 3.3.上题求解的上题求解的64KB64KB的程序存储器占据的地址空的程序存储器占据的地址空间应是间应是( )( )，以保证系统正常工作。，以保证系统正常工作

51、。A.00000HA.00000H07FFFH B.00000H07FFFH B.00000H0FFFFH0FFFFHC.F0000HC.F0000HF7FFFH D.F0000HF7FFFH D.F0000HFFFFFHFFFFFH分析：程序存储器中存放着分析：程序存储器中存放着CPUCPU通电及复位后通电及复位后执行的初始化程序，执行的初始化程序，80868086复位后，复位后，CS=FFFFHCS=FFFFH，IP=0000HIP=0000H，程序转向，程序转向FFFF0HFFFF0H，因此程序存储器，因此程序存储器的地址空间应是的地址空间应是F0000HF0000HFFFFFHFFFF

52、FH。答答:D :D 4.4.构成构成80868086系统最大存储容量需用系统最大存储容量需用( )( )片片64K64K1 1位的存储器芯片。位的存储器芯片。A.16 B.32 C.64 D.128 A.16 B.32 C.64 D.128 分析分析:8086 CPU:8086 CPU有有2020条地址线，可访问条地址线，可访问1MB 1MB (1024KB)(1024KB)的存储容量，而的存储容量，而8 8片片64641 1位芯片位芯片构成构成64KB64KB内存，内存，1024K/64KB=161024K/64KB=16，16168=1288=128。答答:D:D5.5.用用2164 D

53、RAM2164 DRAM芯片构成芯片构成80868086的存储系统的最的存储系统的最小容量是小容量是( )( )。A.64KB B.128KB C.256KB D.640KBA.64KB B.128KB C.256KB D.640KB 分析分析:2164:2164的容量为的容量为64K64K1 1位，因要构成位，因要构成80868086的存储系统必须奇偶分体才能进行字操作，的存储系统必须奇偶分体才能进行字操作，所以必须组织成所以必须组织成64K64K字，即字，即128KB128KB的存储容量的存储容量。答答:B :B 6.6.在对存储器进行访问时，地址线有效和数在对存储器进行访问时，地址线有效

54、和数据线有效的时间关系应该是据线有效的时间关系应该是( )( )。A.A.同时有效同时无效同时有效同时无效 B.B.地址线较先有效地址线较先有效C.C.数据线较先有效数据线较先有效 D.D.时间先后不一定时间先后不一定分析分析: :不论是对存储器读或写，一般都不论是对存储器读或写，一般都是在地址有效后，才使数据有效。是在地址有效后，才使数据有效。答答:B:B7.某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是( )。A. 64K B.32KC. 64KB D. 32KB答案：B 二、简答题二、简答题8.8.对于高位地址总线的译码方法有哪几种对于高位地址总线的译码方法

55、有哪几种? ?答：答：(1)(1)线选法：所谓线选法是将线选法：所谓线选法是将CPUCPU低地址总线与低地址总线与存储器芯片内地址线相连，其余高位地址线作为片存储器芯片内地址线相连，其余高位地址线作为片选控制线。选控制线。 (2)(2)局部译码法：局部译码法是将除与芯片直局部译码法：局部译码法是将除与芯片直接相连后剩余的高位地址总线中的一部分进行译码接相连后剩余的高位地址总线中的一部分进行译码，产生存储器的片选信号。这种方法适用于线选法，产生存储器的片选信号。这种方法适用于线选法地址不够用但又不需要寻址全部地址空间时使用。地址不够用但又不需要寻址全部地址空间时使用。 以上二种方法简单，但会出现地址重叠和不连以上二种方法简单，但会出现地址重叠和不连续现象。续现象。(3)(3)全译码法：全译码法将剩余高位地址总线全部全译码法：全译码法将剩余高位地址总线全部参加译码，形成片选信号。如图参加译码，形成片选信号。如图3.7(c)3.7(c)所示。这种所示。这种方法存储器单元地址唯一，无重叠区。方法存储器单元地址唯一，无重叠区。9.9.用下列芯片构成存储系统，各需要多少个用下列芯片构成存储系统，各需要多少个RAMRAM芯片芯片? ?需要多少位地址作为片外地址译码需要多少位地址作为片外地址译码? ?设系统为设系统为2020位地址线，采用全译码方式。位地址线，采用全译码方式。5125