组合逻辑电路的分析和设计

1、 4.1概述概述逻辑电路逻辑电路组合组合 ? 逻辑电路逻辑电路时序时序 ? 逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。 组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路组合电路+记忆记忆元件元件(第第7章章)。1112221212,nnmmnyfaaayfaaayfaaa)( AFY 向量形式向量形式输入与输出的函数关系输入与输出的函数关系组合逻辑电路的框图组合逻辑电路的框图 组组合合逻逻辑辑电电路路（由逻辑门（由逻辑门构成）构成）y1y2yma1

2、a2ann输入逻输入逻辑变量辑变量m输出逻输出逻辑变量辑变量组合逻辑电路任一时刻的输出仅仅取决于组合逻辑电路任一时刻的输出仅仅取决于该时刻该时刻的输入，的输入，而与而与过去的输入无关。过去的输入无关。组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻辑图逻辑图设计设计 逻辑门是组合逻辑电路的基本单元，即使后面介绍的基于MSI组合逻辑，MSI内部仍然是门 基于门级组合逻辑电路的基本单元是各种基本门电路，它的分析和设计是组合电路分析设计方法的基础。组合逻辑电路分析流程图组合逻辑电路分析流程图

3、例4.2.1 分析下图电路的逻辑功能L1=CB L2=BA L3=ACL= L1 L2 L3=CB BA ACL=CB+BA+ACA例例4.2.1的电路图的电路图CB74LS001L&L2L74LS103L 输入输出A B C L0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 100010111 当输入变量当输入变量A、B和和C中有两个以上取值为中有两个以上取值为1时，时，输出函数输出函数L=1；否则否则L= 0。实现了多数表决电路。实现了多数表决电路。L=CB+BA+AC 正确填写正确填写1C&L1例4.2.2 题图L2L3L4SBA&111234SL LLL

4、C BA CBA CB A CBAC BACBACB ACBCBAA 输入输出C B A S0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 101101001ABC1S11120S1ABCSC BACBACB ACBA 全 ， 为其中 个为 ，另 个为 时， 为门级组合逻辑电路设计方法流程图门级组合逻辑电路设计方法流程图 举例说明 例4.2.3 C表示喷嘴开关表示喷嘴开关:1开开,0关关B表示锅炉水温表示锅炉水温:1过高过高,0正常正常A表示压力表示压力:1过高过高,0正常正常 输入输出A B CL0 0 00 0 10 1 00 1 11 0 01 0 11

5、1 0 1 1 100010101 L=CBA+CBA+CBAL=CB+CA=CB CAL=CB+CA=CB CA L=CB+CA若直接用集成门电路实现，至少需要与门和或若直接用集成门电路实现，至少需要与门和或门两种类型的门电路。门两种类型的门电路。74LS08&CAB1L74LS32（a）用与门和或门实现用与门和或门实现74LS00（b）用与非门实现用与非门实现&CABL&VCC&RLACB74LS03R？ L=CB+CA 灯亮灯亮如何变换？如何变换？OC特点？特点？LCB CA 要接上拉电阻；要接上拉电阻；低电平驱动能力强；低电平驱动能力强；可线与可线与 例4.2.4 评判小组由A、B、C

6、三名评判员组成，其中A为主评判。当两名或两名以上评判员（必须包括A在内）认为同意，按动按键，可发出评判通过信号（灯亮）。试设计一个能实现此功能的表决器电路。 解 确定输入、输出变量；（确定输入、输出变量；（Y为输出，正逻辑）为输出，正逻辑） 列出真值表列出真值表 写出函数表达式并化简写出函数表达式并化简 YABCABCABCABACn画逻辑电路图画逻辑电路图n 74LS08&ACB1Y74LS32（a）用与门和或门实现用与门和或门实现74LS00（b）用与非门实现用与非门实现&ACBY& QUAD 2 INPUT HCC4011B VDD3 to 18V 需要外接低电流发光二极管4.3.1 编

7、码器4.3.2 译码器4.3.3 BCD-七段显示译码器二进制代码二进制代码某种控制信息、符号等某种控制信息、符号等编编 码码编码器编码器 把每一输入信号把每一输入信号转化为对应的编码，转化为对应的编码，这种组合逻辑电路称这种组合逻辑电路称为编码器。为编码器。 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下时，对个按键，键按下时，对应的输入信号为高电平。应的输入信号为高电平。 编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。 二进制编码器二进制编码器编码器K0VCCY2I0K7K1I7I1Y1Y0键码I0I1I2

8、I3I4I5I6I7A0A1A2编码器框图编码器框图输 入输 出I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1功能表功能表 I1 I2 I3 I4 I5 I6 I7 I8 I9 Y3 Y2 Y1 Y0 输 入输 出 0 0 1 0 1 1 0 1

9、 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 010 11 1 12 13 2 3 4 59 7 6 1474LS147Y0Y1Y2Y3I1I2I3I4I5I6I7I8I974LS147 符号图符号图0Y1I仍然是一仍然是一个符号！个符号！09II9I8I0I9I9I9I3210Y Y Y Y8I8I3210Y Y Y Y0I3210Y Y Y Y基本概念：译码输入：译

10、码输入：n n位位二进制二进制代码代码译码输出：译码输出：m位输出信号位输出信号m=2n译码规则：对应输入的译码规则：对应输入的一组一组二进制代码有二进制代码有且仅有一个输且仅有一个输出端为有效电平，其余输出出端为有效电平，其余输出端为相反电平端为相反电平15 14 13 12 11 10 9 7 4 5 6 A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STBSTCSTA1 2 3 74LS138符号图符号图 16 15 14 13 12 11 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 G2A G2B G1 Y

11、7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA (a) 引脚排列图 (b) 逻辑功能示意图 （1）.集成二进制译码器集成二进制译码器74LS138输入端输入端使能端使能端输出端输出端15 14 13 12 11 10 9 7 4 5 6 A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STBSTCSTA1 2 3 74LS138符号图符号图v 74LS138是最常用的是最常用的 集成译码器之一，它有集成译码器之一，它有3个个译码输入端译码输入

12、端A2、A1和和A0，8个输出端个输出端 ，因此又称为，因此又称为3-8译码器译码器。图中图中 STA 、STB、 STC是三个控制输入端是三个控制输入端(使使能控制端能控制端) ，当，当 = =0、 = 1时，译码器处于时，译码器处于工作状态，否则译码器被工作状态，否则译码器被禁止禁止(即译码器不工作即译码器不工作)。 ASTBSTCST其内部由集成门构成，知道了逻辑门的参数和使用注其内部由集成门构成，知道了逻辑门的参数和使用注意事项后，中规模我们就不需要知道内部电路，后面意事项后，中规模我们就不需要知道内部电路，后面很少介绍。很少介绍。MSIMSI需要会看功能表及灵活使用需要会看功能表及灵

13、活使用二进制译码器二进制译码器7474LS138LS138内部逻辑电路图内部逻辑电路图 &1A2A1A0&Y7Y6&Y5&Y4&Y3&Y2&Y1&Y011111&1E2E1E3E译码输入译码输入控制输入控制输入 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1

14、01 1 1100000000011111111 A2 A1 A0 STABCSTST76543210YYYYYYYY输出输出74LS138真值表或功能表真值表或功能表输出的逻输出的逻辑表达式辑表达式是？是？0?Y 02100YA A AmiiYm依此：02100YA A Am12101YA A Am22102YA A Am32103YA A Am42104YA A Am52105YA A Am62106YA A Am72107YA A Am 设A B分别是待加的2个一位二进制数，C0为低位进位位 和与进位分别是S和C 输入输出A B C0 C S0 0 00 0 10 1 00 1 11 0

15、 01 0 11 1 0 1 1 10 00 10 11 00 11 01 01 1A B C S C01247035670()S m m m m A B CC m m m mA BC AB S = m1m2 m4 m7 = Y1 Y2 Y4 Y7 C = m3m5 m6 m7 = Y3 Y5 Y6 Y7A1A2A0STASTCSTBY0Y1Y2Y3Y5Y6Y7Y4SCC0BA1&7420&试用译码器和门电路实现逻辑函数 解： （1）将逻辑函数转换成最小项表达式，再转换成与非与非形式。35673567YABC ABC ABC ABCmmmmm m m m（2）该函数有三个变量，所以选用3线8线

16、译码器74LS138。 用一片74LS138加一个与非门就可实现逻辑函数Y，逻辑图如图1所示。YABACBC1G0A74LS138G2A2B12AGAY1YYY2YYY73Y4560ABC100Y图1 例1逻辑图A0A1A2A3Y0Y1Y2Y3Y4Y5Y6Y7_ _ _ _ _ _ _ _Y8Y9Y10Y11Y12Y13Y14Y15_ _ _ _ _ _ _ _ST_A1A2A0Y0Y1Y2Y3Y5Y6Y7Y4STASTBSTC74LS138-IA1A2A0Y0Y1Y2Y3Y5Y6Y7Y474LS138-II1STASTBSTC集成集成8421 BCD码译码器码译码器74LS42 16 15

17、14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a) 引脚排列图(b) 逻辑功能示意图数字系统中运行的是二进制数，但在数字测量仪表和数字系统中运行的是二进制数，但在数字测量仪表和各种显示系统中，为了便于表示测量和运算的结果以各种显示系统中，为了便于表示测量和运算的结果以及对系统的运行情况进行监测，

18、常需将数字量用人们及对系统的运行情况进行监测，常需将数字量用人们习惯的十进制字符直观地显示出来，这就要靠专门的习惯的十进制字符直观地显示出来，这就要靠专门的译码电路把二进制数译成十进制字符，通过驱动电路译码电路把二进制数译成十进制字符，通过驱动电路由数码显示器显示出来。在中规模集成电路中，常把由数码显示器显示出来。在中规模集成电路中，常把译码和驱动电路集于一体，用来驱动数码显示管。译码和驱动电路集于一体，用来驱动数码显示管。显示译码器abcdfegACBDabcdefg1. 七段七段LED数码管的结构及显示原理数码管的结构及显示原理 LED数码管有两种结构：共阴和共阳，共阴数码管的外数码管有两

19、种结构：共阴和共阳，共阴数码管的外形和内部结构为：形和内部结构为： 123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:15-A ug-2002Sheet of File:D :数 电 讲 稿 -贾 立 新 徐 海 军 B E IK E .D D BD raw n B y:abfecdg9ab6C O M810gdp725314fcdpC O Meda7b6c4d2e1f9g10dp5C O M3,8数 码 管 外 形 及 引 脚数 码 管 内 部结 构显示译码器显示译码器123456ABCD654321DCBAT itleN um be

20、rR evisionSizeBD ate:15-A ug-2002Sheet of File:D :数 电 讲 稿 -贾 立 新 徐 海 军 B E IK E .D D BD raw n B y:abfecdg9ab6C O M810gdp725314fcdpC O Meda7b6c4d2e1f9g10dp5C O M3,8数 码 管 外 形 及 引 脚数 码 管 内 部结 构abedcfgabcdefg0000000100100011010001010110011110001001BCDBCD码相应发光段对照表码相应发光段对照表点亮其中某几段来构成点亮其中某几段来构成09字形或简单符号字形或

21、简单符号2. 显示原理显示原理 3. 显示译码器的逻辑功能显示译码器的逻辑功能 显示译码器显示译码器显示译码器abcdfegACBD84218421BCDBCD码码七段显示码七段显示码BCD七段显示译码器七段显示译码器74LS47功能表功能表LTRBI/BIRBOabcdefgBIRBILT十进十进制数制数字或字或功能功能输输 入入输输 出出显示显示字型字型A3A2A1A0 012345678911111111111 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 11111111111

22、 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 101112131415111111 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1111111 1 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 10

23、0 0 0 0 0 001 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 7 1 2 6 3 4 513 12 1110 9 15 1474LS47abcdefgA1A0A2A3LTBI/RBORBI七段译码器符号图七段译码器符号图 74LS47辅助控制信号输入端辅助控制信号输入端功能分析功能分析 是试灯输入端，用来测试七段数码管的好坏，当是试灯输入端，用来测试七段数码管的好坏，当 =0、 =1时，不论时，不论 和和A3A2A1A0输入为何，输入为何，显示数码管的七段全亮，工作时应置显示数码管的七段全亮，工作时应置 =1。 是灭零是灭零输入端，用来熄灭不需

24、要显示的输入端，用来熄灭不需要显示的0。 是熄灭信号输入是熄灭信号输入端，可控制数码管是否显示。端，可控制数码管是否显示。 是灭零信号输出端。是灭零信号输出端。当当 =1， =0，且，且A3A2A1A0=0000时，数码管不显示，时，数码管不显示， 输出为输出为0。在多位数显示电路中，在显示数据小数。在多位数显示电路中，在显示数据小数点左边，将高位的点左边，将高位的 与相邻低位的与相邻低位的 相连，最高位相连，最高位 接地；在小数点右边将低位的接地；在小数点右边将低位的 接到相邻高位的接到相邻高位的 上，最低位的上，最低位的 接地。这样，可将有效数字前后的零接地。这样，可将有效数字前后的零灭掉

25、。灭掉。 LTLT/BI RBORBILTRBORBIBILTRBIRBORBORBIRBIRBORBIRBI图图4.12RBIRBORBIRBI图图4.10图4.3.8 例4.8题图74LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A374LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A374LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A374LS47a b c d e f gLT BI/RBO RBI A0 A1 A2 A3abcdefgCOMRabcdefgCOMRabcdefgCOM

26、RabcdefgCOMRVCCA1 B1 C1 D1A0 B0 C0 D0A-1B-1C-D-1A-2B-2C-D-2RLT1数据选择器（数据选择器（Multiplexer,MUX） 数据选择器功能是将多路信号有选择地送到一条输出总数据选择器功能是将多路信号有选择地送到一条输出总线上去。线上去。数据输出数据输出地址码地址码 多多路路数数据据输输入入数据选择器数据选择器究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。74LS2536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A07

27、91Y2Y74LS253 符号图符号图74LS2531EN2EN74LS2536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符号图符号图ENMUX74LS253功能表功能表输输 入入输输 出出选通选通地址地址数数 据据A1 A0D i Y10000 0 0 0 1 1 0 1 1D0D3D0D3D0D3D0D3(Z)三态三态D0D1D2D3由表可知，当使能端有效时，输出由表可知，当使能端有效时，输出表示为表示为:010110210310 YD A AD A AD A AD A A74LS2

28、536 5 4 3 1 10 11 12 13 152 141D11D01D21D31EN2D12D02D22D32ENA1A0791Y2Y74LS253 符号图符号图-1i=0 mi Di mi Di LD1D0D2D3D6D5D7A2STA1A0YD474151数 字 量 输 入000111LD1D0D2D3D6D5D7A2STA1A0YD474151数 字 量 输 入000111tLO1 1 0 1 1 0 0 1210 D1,4,6 D0,2,3,5,7LD1D0D2D3D6D5D7A2STA1A056YD474151+VCCCBAi=0 mi Di 7LD1D0D2D3D6D5D7A

29、2STA1A0YD474151+VCCCBAD数据选择器数据选择器课堂练习课堂练习()() 1 ()()LC B ACBCB ACB A100101102103YA A DA A DA A DA A DA1CBA例例3逻辑图逻辑图1A1A0D0 D1 D2 D3YST1/2-74LS153L例例4电路图电路图74253/2输出高阻，输出高阻，74253/2LCBDA1VCCRD0D1D2D3 YA1A0EN74253/2CBA010001101100000111D0D1D2D374LS253 74LS2531D11D01D21D31EN2D12D02D22D32ENA1A01Y2YD0D1D2

30、D3D4D5D6D7A1A017404A2YY74LS253 1D11D01D21D31EN74LS2532D12D02D22D32ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YYA2=01D11D01D21D31EN1A2=12D12D02D22D32EN74LS2531D11D01D21D31ENA1A01Y2YD0D1D2D3D4D5D6D7A1A017404A2YY2D12D02D22D32EN一般一般TTL逻辑输出绝对禁逻辑输出绝对禁止直接相接。止直接相接。在此为什么输出直接连在此为什么输出直接连在一起在一起？ 由上图可知，当由上图可知，当A2A1A0为

31、为000011时，选通时，选通1D01D3，而当而当A2A1A0为为100111时，选通时，选通2D02D3。多路分配器的示意图多路分配器的示意图Y1Y0Y2Y3D 多路选择器和多路分配器配合用于数据传输 A2A1A074LS253D0D1D2D0D1D274LS138D3D4D5D6D7YD3D4D5D6D7A2A1A0ENA2A1A0Y0Y1Y2Y4Y5Y6Y7Y3STASTCSTBD0D1D2D3D4D5D6D74.5.1 加法器加法器 4.5.2 数值比较器数值比较器COABSC1.半加器和全加器功能描述CICOAiBiSiCiCi-1CO CI CO CI CO CI CO CI C

32、n-1 Sn-1 Sn-2 S1 S0 An-1 Bn-1 An-2 Bn-2 A1 B1 A0 B0 5 3 14 12 6 2 15 11 7A4A1A2A3CIB4B1B2B3F4F1F2F3CO4 1 13 109超前进位全加器超前进位全加器74LS283和输出端和输出端被加数被加数Ci=fi(A1,A4,B1,B4, CI )加数加数超前进位全加器超前进位全加器74LS283A3A0A1A2CIB3B0B1B2F3F0F1F2COVCCS3S0S1S21. 四位数值比较器功能描述10 7 2 15 11 9 1 14 4 6 5 A3A0A1A2B3B0B1B2YABIAB 相比较的

33、两组二进制数的输入端相比较的两组二进制数的输入端 片扩展端片扩展端 比较结果输出端比较结果输出端 比较器的原理比较器的原理： 从高位到低位逐位比较。从高位到低位逐位比较。 级联及运算的级联及运算的优先级优先级： I IAB AB AB 的优先级最低的优先级最低 比比 较较 输输 入入 级级 联联 输输 入入 输输 出出 A3 B3 A2 B2 A1 B1 A0 B0 IAB YABA3 B3 1 0 0 1A3 = B3 A2 B2 1 0 0 1A3 = B3 A2 = B2 A1 B1 1 0 0 1A3 = B3 A2 = B2 A1= B1 A0 B0 1 0 0 1A3 = B3 A

34、2 = B2 A1= B1 A0 = B00 0 1 0 0 1A3 = B3 A2 = B2 A1= B1 A0 = B00 1 0 1 0A3= B3 A2 = B2 A1= B1 A0 = B01 1 0 0A3 = B3 A2 = B2 A1= B1 A0 B0 1 0 0A3= B3 A2 = B2 A1 B1 1 0 0A3 = B3 A2 B2 1 0 0A3 B可以始终接可以始终接1ABABYYYI运算优先级最低A0A1A2A3A4A5A6A7B3B1B2B0B7B5B6B40A1A2A3A0B2B1B3BIABIA=BYABYA=BYABIABYA=BYABIA=BYABYA

35、=BYABIABA2A3 YA=BB0B1 YABB2B3A0A1A2A3B0B1B2B311.IIIIIIa) 74283是四位二进制加法器，输出是四位二进制加法器，输出S3S0是是A3A0与与B3B0的和；当的和；当S3S2S1S0B=1。b) 74LS47是是BCD-七段译码器，输出低电平有效，可以七段译码器，输出低电平有效，可以直接驱动七段共阳极数码管直接驱动七段共阳极数码管c) LED七段共阳极数码管，可显示十进制数七段共阳极数码管，可显示十进制数09。电阻。电阻R用来限制各段通过的电流。用来限制各段通过的电流。 Y7Y6Y5Y4Y3Y2Y1Y074LS138-IISTC STB S

36、TA A2 A1 A0 Y7Y6Y5Y4Y3Y2Y1Y074LS138-ISTC STB STA A2 A1 A0 D C B A 1 &F1F2& 由分析可知，电路为多输出逻辑电路。当4位二进制数DCBA为偶数时F1=1，否则F1=0。当二进制数DCBA可被4整除时F2=1，否则F2=0。 难点和容易出错处难点和容易出错处 本题的难点是要能看出由两片3-8译码器扩展成的4-16线译码器。 212840(12,8,4,0)FY Y Y Ym114121086420(14,12,10,8,6,4,2,0)FY Y Y Y Y Y Y Ym分析整个电路的逻辑关系根据逻辑图 或 为低电平时，Y3为高

37、电平，74148的输出都为高电平，有 和 都为高电平时，Y3为低电平，74148的 有效，8-3线优先编码器工作。分析电路逻辑功能:整个电路实现了10-4线原码输出的BCD优先编码器。 90I 32101001Y Y YY 80I 32101000Y Y YY 8I9I8I9IEI9I功能块组合电路设计流程图功能块组合电路设计流程图011 010 110001二进制减法运算任意一位二进制减：二进制减法运算任意一位二进制减：1iiCiiiABC S (1) 规定逻辑变量 设输入逻辑变量Ai为被减数、Bi为减数、Ci-1为低位的借位，输出逻辑函数Si为差、Ci为本级的借位输出信号 (2) 设计电路

38、 Ci-1BiAi&74LS20&SiCiA0A1A2STBSTCSTAY0Y1Y2Y3Y4Y5Y6Y774LS138123(1,2,4,7)(1,2,3,7)iiSmCm 例例22设计用设计用3 3个开关控制一盏灯的逻辑电路。要求个开关控制一盏灯的逻辑电路。要求改变任何一个开关的状态都能控制灯的亮灭。改变任何一个开关的状态都能控制灯的亮灭。LABCABCABCABC设三个逻辑变量设三个逻辑变量A、B和和C代表三个开关状态，逻代表三个开关状态，逻辑输出辑输出L代表灯的状态，代表灯的状态， L =1表示灯亮。用一个表示灯亮。用一个功能块实现。功能块实现。写出逻辑函数写出逻辑函数:74LS1510

39、D1D2D3D1A0A4D6D5D7DSY2ALCBA1A2 A1 A0 = CBA 试用单片试用单片MSIMSI设计一路设计一路3 3位多数表决逻辑电路。位多数表决逻辑电路。即有即有2 2个或个或2 2个以上的输入变量为个以上的输入变量为1 1时，输出时，输出F F=1=1。 解：解： (1) (1) 列真值表、写出逻辑函数列真值表、写出逻辑函数 (2) (2) 选择合适的选择合适的MSIMSI本题是单输出逻辑函数，一般可以本题是单输出逻辑函数，一般可以选择选择MUXMUX。但本题用全加器来实现更但本题用全加器来实现更为方便。为方便。()FAB CAB真值表真值表C B A F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1方法方法1：选选4选选1MUX，令令A1A0=BA，D0=0、D1=D2=C、D3 =1，则则Y=F。 74LS153方法方法2：选选HA，令令AiBi=BA 、Ci-1=C，则则F=Ci。逻辑电路图略。（逻辑电路图略。（F与全加器进位位一致）与全加器进位位一致） 设计一个8421BCD码四舍五入的电路 ？ 试设计一个将余三码转换为8421 BCD的逻辑电路？ 设计一个8421BCD码四舍五入的电路