第3讲数字电路的仿真实验

1、第三讲第三讲 数字电路的仿真实验数字电路的仿真实验3.1 数字电路中的常用元件与仪器数字电路中的常用元件与仪器3.2 555定时器定时器3.3 数字钟数字钟v数字电路不同于模拟电路，它是以数字信号为处理数字电路不同于模拟电路，它是以数字信号为处理对象，研究各输入与输出之间的联系，实现一定的逻对象，研究各输入与输出之间的联系，实现一定的逻辑关系的电路。辑关系的电路。v数字逻辑基础主要涵盖数制与编码、布尔代数及其数字逻辑基础主要涵盖数制与编码、布尔代数及其逻辑实现、集成逻辑电路和触发器，为电路分析和设逻辑实现、集成逻辑电路和触发器，为电路分析和设计准备基础知识；计准备基础知识；v数字电路的分析和设

2、计方法，包括组合逻辑电路、数字电路的分析和设计方法，包括组合逻辑电路、同步时序逻辑电路、异步时序逻辑电路以及脉冲产生同步时序逻辑电路、异步时序逻辑电路以及脉冲产生与整形电路；可编程逻辑器件，包括与整形电路；可编程逻辑器件，包括ROM、PLA、PAL、GAL及在系统编程技术。及在系统编程技术。3.1 数字电路中的常用元件与仪器数字电路中的常用元件与仪器3.1.1 CMOS 4000系列系列 v打开拾取元件对话框，在类别中位于第三的打开拾取元件对话框，在类别中位于第三的是是CMOS 4000 series，即，即CMOS 4000系列系列元件，如图元件，如图3-1所示，它是一种早期生产的所示，它是

3、一种早期生产的CMOS器件，在国外已限用，但由于这类器器件，在国外已限用，但由于这类器件比较便宜，目前我们国家使用的还比较多。件比较便宜，目前我们国家使用的还比较多。图图3-1 CMOS 4000系列元件系列元件v4000系列与系列与74系列是对应的，比如系列是对应的，比如4000系列系列的的4511和和74系列的系列的7448对应，都是对应，都是BCD到到七段显示译码器，输出高电平有效，如图七段显示译码器，输出高电平有效，如图3-2所示。所示。v从图中可以看出，除了从图中可以看出，除了4、5管脚的标识和用管脚的标识和用法稍有不同外，其他管脚号及标识都一样。法稍有不同外，其他管脚号及标识都一样

4、。它们用来驱动共阴极七段数码显示。但需要它们用来驱动共阴极七段数码显示。但需要注意的是，它们的工作电压和逻辑电平标准注意的是，它们的工作电压和逻辑电平标准并不完全一致。并不完全一致。 图图3-2 BCD到七段显示译码器到七段显示译码器4511与与74484000系列元件的子类划分，和系列元件的子类划分，和74系列也是对应的，如表系列也是对应的，如表3-1所示。所示。名名 称称含含 义义Adders加法器加法器Buffers & Drivers缓冲器和驱动器缓冲器和驱动器Comperators比较器比较器Counters计数器计数器Decoders译码器译码器Encoders编码器编码器

5、Flip-Flops & Latches触发器和锁存器触发器和锁存器Frequency Dividers & Timers分频器和定时器分频器和定时器Gates & Inverters门电路和反相器门电路和反相器Memory存储器存储器Misc. Logic混杂逻辑器件混杂逻辑器件Multiplexers选择器选择器Multivibrators多谐振荡器多谐振荡器Phase-Locked-Loops(PLL)锁相环锁相环Registers寄存器寄存器Signal Switches信号开关信号开关v另外，元件也可按生产厂家来查找，如图另外，元件也可按生产厂家来查找，如图3

6、-3中的中的Fairchild、Microchip和和Texas Instruments都是都是制造商的名称。制造商的名称。图图3-3 4000系列元件的子类系列元件的子类3.1.2 TTL 74系列系列vTTL74系列根据制造工艺的不同又分为如图系列根据制造工艺的不同又分为如图3-4所示所示的几大类，每一类的元件的子类都相似，比如的几大类，每一类的元件的子类都相似，比如7400和和74LS00功能一样。功能一样。 图图3-4 TTL 74系列系列v由于每一类元件众多，而对于学过数字电子技术的由于每一类元件众多，而对于学过数字电子技术的读者来说，对常用的元件功能代号已熟悉，可在元读者来说，对常

7、用的元件功能代号已熟悉，可在元件拾取对话框中的件拾取对话框中的“Keywords”中键入元件名称，中键入元件名称，采用直接查询的方式比较省时，如图采用直接查询的方式比较省时，如图 3-5所示。所示。图图3-5 直接拾取元件对话框直接拾取元件对话框3.1.3 数据转换器数据转换器v数据转换器在数据转换器在Proteus元件拾取对话框中的元件拾取对话框中的“Data Converters”类中，如图类中，如图3-6所示。所示。v常用数据转换器有并行常用数据转换器有并行8位模数转换器位模数转换器(如如ADC0809)、8位数模转换器位数模转换器(如如DAC0808)、LF采样保持器、采样保持器、MA

8、X串行数模转换串行数模转换器、器、3(1/2)位双斜坡位双斜坡AD转换器、具有转换器、具有I2C接口接口的小型串行数字湿度传感器的小型串行数字湿度传感器TC74及具有及具有SPI接接口的温度传感器口的温度传感器TC72和和TC77等。可按子类来等。可按子类来查找查找 图图3-6 数据转换器类元件拾取对话框数据转换器类元件拾取对话框3.1.4 可编程逻辑器件及现场可编程逻辑器件及现场可编程逻辑阵列可编程逻辑阵列v可编程逻辑器件及现场可编程逻辑阵列位于可编程逻辑器件及现场可编程逻辑阵列位于Proteus元件拾元件拾取对话框中的取对话框中的 PLDs & FPGAs类中，此类元件较少，没有类

9、中，此类元件较少，没有再划分子类，一共有十二个元件，如图再划分子类，一共有十二个元件，如图3-7所示。所示。图图3-7 可编程逻辑器件及现场可编程逻辑阵列类元件可编程逻辑器件及现场可编程逻辑阵列类元件3.1.5 显示器件显示器件v数字电路分析与设计中常用的显示器件在数字电路分析与设计中常用的显示器件在Proteus元元件拾取对话框中的件拾取对话框中的Optoelectronics类中，如图类中，如图3-8所示。所示。图图3-8 显示器件显示器件v常用的七段显示，元件名的前缀为常用的七段显示，元件名的前缀为7SEG-，在用到，在用到此类元件时，采取部分查询方法，直接在此类元件时，采取部分查询方法

10、，直接在“Keywords”中输入中输入“7SEG-”即可，根据元件后即可，根据元件后面的英文说明来选取所需元件。面的英文说明来选取所需元件。v图图3-8中右面前三行（中右面前三行（7SEG-BCD）列举的元件都）列举的元件都是七段是七段BCD数码显示，输入为四位数码显示，输入为四位BCD码，用时可码，用时可省去显示译码器；第四、五、六行（省去显示译码器；第四、五、六行（7SEG-COM-AN）都是七段）都是七段共阳极共阳极数码管，输入端应接显示译数码管，输入端应接显示译码器码器7447。第七、八、九行（。第七、八、九行（7SEG-COM-CAT）三个数码管都是七段三个数码管都是七段共阴极共阴

11、极接法，使用时输入端应接法，使用时输入端应接显示译码器接显示译码器7448。v我们来仔细看一下显示器件的子类划分，如图我们来仔细看一下显示器件的子类划分，如图3-9所示。显示器件共分十类，如表所示。显示器件共分十类，如表3-2所示。所示。 图图3-9 显示器件的子类显示器件的子类 名名 称称含含 义义 7-Segment Displays七段显示七段显示Alphanumeric LCDs数码液晶显示数码液晶显示 Bargraph Displays条状显示条状显示(十位十位) Dot Matrix Displays点阵显示点阵显示Graphical LCDs图形液晶显示图形液晶显示 Lamps灯

12、泡灯泡名名 称称含含 义义LCD Controllers液晶控制器液晶控制器LEDs发光二极管发光二极管Optocouplers光电耦合器光电耦合器Serial LCDs串行液晶显示器串行液晶显示器表表3-2 显示器件的分类显示器件的分类v常用的发光二极管常用的发光二极管LEDs子类中的元件如图子类中的元件如图3-10所所示。选用时要用示。选用时要用ACTIVE库库中的元件而不用中的元件而不用DEVICE库中的元件，在本书中，我们规定，库中的元件，在本书中，我们规定，ACTIVE库中库中的元件是能动画演示的，而的元件是能动画演示的，而DEVICE是不能的。是不能的。图图3-10 子类子类LED

13、s 中的器件中的器件v“Bargraph Displays”条状显示子类中只有两个元条状显示子类中只有两个元件，如图件，如图3-11所示。主要区别在于颜色不同，这个所示。主要区别在于颜色不同，这个元件相当于十个元件相当于十个LED二极管并排放置在一起，管脚二极管并排放置在一起，管脚号小的一端接高电平，管脚号大的一端接低电平。号小的一端接高电平，管脚号大的一端接低电平。在多个发光二极管共同使用时，通常用它比较方便。在多个发光二极管共同使用时，通常用它比较方便。图图3-11 条状显示条状显示3.1.6 调试工具调试工具v数字电路分析与设计中常用的调试工具在数字电路分析与设计中常用的调试工具在Pro

14、teus元件拾取对话框中的元件拾取对话框中的“Debugging Tools”类中，类中，一共不到二十个，如图一共不到二十个，如图3-12所示。所示。v其中最常用的是其中最常用的是逻辑电平探测器逻辑电平探测器LOGICPROBEBIG(用在电路的输出端用在电路的输出端)、逻辑状逻辑状态态LOGICSTATE和和逻辑电平翻转逻辑电平翻转LOGICTOGGLE(用在电路的输入端用在电路的输入端)。不妨调出来。不妨调出来试试看。试试看。图图3-12 调试工具调试工具v上述讲到的显示元件和调试工具，我们已经调出来上述讲到的显示元件和调试工具，我们已经调出来了一部分，并适当地连了线，如图了一部分，并适当

15、地连了线，如图3-13所示。所示。图图3-13 部分元件和调试工具的使用方法部分元件和调试工具的使用方法3.2 555 定定 时时 器器v555定时器是一个非常有用的模拟数字混合定时器是一个非常有用的模拟数字混合器件，我们在进行数字逻辑电路设计时经常器件，我们在进行数字逻辑电路设计时经常要用它来组成无稳态或单稳态电路，产生连要用它来组成无稳态或单稳态电路，产生连续或单个脉冲。续或单个脉冲。v555定时器能在宽电源电压范围内工作，可定时器能在宽电源电压范围内工作，可承受较大的负载电流。双极型承受较大的负载电流。双极型555定时器的定时器的电源电压为电源电压为516V，最大负载电流为，最大负载电流

16、为200mA。CMOS型型7555定时器的电源电压为定时器的电源电压为318V，最大负载电流为最大负载电流为4mA。3.2.1 555定时器的内部构成定时器的内部构成v555定时器因其内部有三个定时器因其内部有三个5K串联电阻而得串联电阻而得名。内部仿真原理图见图名。内部仿真原理图见图3-14，其中，其中4端复位端复位未给出。未给出。vU1和和U2为两个模拟器件，接成了电压比较器；为两个模拟器件，接成了电压比较器；U3和和U4两个与非门接成了低电平输入有效的两个与非门接成了低电平输入有效的锁存器，前面各加上一个反相器，变成了输锁存器，前面各加上一个反相器，变成了输入高电平有效的锁存器，入高电平

17、有效的锁存器，U5为反相缓冲器，为反相缓冲器，驱动输出；驱动输出；Q1为三极管，发射极为三极管，发射极1端应接地，端应接地，通过控制其基极电位使其工作在导通或关断通过控制其基极电位使其工作在导通或关断两个状态。两个状态。图图3-14 555定时器的内部仿真原理图定时器的内部仿真原理图v由于理想运放输入端电流可考虑为零，所以三个由于理想运放输入端电流可考虑为零，所以三个5K电阻串联对电阻串联对8端的直流电源端的直流电源Vcc进行分压，其中进行分压，其中U1的反相端和的反相端和U2的同相端分别为的同相端分别为2Vcc/3和和Vcc/3。v555定时器的三个输入端与输出端及内部三极管的定时器的三个输

18、入端与输出端及内部三极管的状态之间的关系如表状态之间的关系如表3-3所示。所示。 输输 入入输输 出出复位复位(4)VI1(6)VI2(2)VO(3)Q1 状状态态低低 低低导通导通高高2VCC/3VCC/3低低导通导通高高VCC/3不变不变不变不变高高2VCC/32VCC/3VCC/3不确不确定定不确不确定定表表3-3 555定时器输入输出之间的关系定时器输入输出之间的关系 3.2.2 555定时器组成的多谐振荡器定时器组成的多谐振荡器v555定时器外接一个电容充放电电路即可构成一个无稳态多谐定时器外接一个电容充放电电路即可构成一个无稳态多谐振荡器，在振荡器，在3端产生方波信号，且频率可调，

19、如图端产生方波信号，且频率可调，如图3-15所示所示 图图3-15 555定时器构成的多谐振荡器定时器构成的多谐振荡器v在在555定时器的电源定时器的电源8端和接地端和接地1端之间从上到下串端之间从上到下串接电阻接电阻R4、R5和电容和电容C2。把。把555定时器的定时器的6端和端和2端端(即内部两个电压比较器的同相和反相输入端即内部两个电压比较器的同相和反相输入端)连连在一起，再接到电容在一起，再接到电容C2上端，即两个比较器的外部上端，即两个比较器的外部输入电压都取为电容输入电压都取为电容C2上的变化量，再与各自的固上的变化量，再与各自的固定电压定电压2Vcc/3和和Vcc/3比较，触发锁

20、存器，使比较，触发锁存器，使Q1饱饱和导通。因和导通。因7端接在端接在R5上方，此时相当于接地，上方，此时相当于接地，C2通过通过R5放电。然后放电。然后R4、R5和和C2回路再充电，反复回路再充电，反复进行的结果，将导致进行的结果，将导致3端输出方波。端输出方波。v为了观看这种效果，为了观看这种效果，C2应拾取应拾取“CAPACITOR”(ACTIVE库库)元件，且在元件，且在U5前放置前放置“LOGICPROBEBIG”逻辑电平探测器，观察输逻辑电平探测器，观察输出电平的变化及与出电平的变化及与Q1导通之间的关系。导通之间的关系。v下面再放置一个图表分析。图表分析不同于示波器，下面再放置一

21、个图表分析。图表分析不同于示波器，可静态分析图形，并且自动生成，还可随图形一起可静态分析图形，并且自动生成，还可随图形一起打印，用于分析或教学很方便。打印，用于分析或教学很方便。v图表中可添加轨迹。所谓图表中可添加轨迹。所谓轨迹轨迹，即电路中被测点的，即电路中被测点的电压随时间变化的曲线，可以是模拟量或数字量。电压随时间变化的曲线，可以是模拟量或数字量。v添加轨迹的第一步是在被测点加上电压探针，一共添加轨迹的第一步是在被测点加上电压探针，一共加四个，分别为加四个，分别为C2上的模拟电压变化量上的模拟电压变化量Vc、内部、内部5K电阻上的两个固定点电压电阻上的两个固定点电压V2/3和和V1/3以

22、及输出以及输出Vout。先运行仿真，可以看到这几点电压值的变化先运行仿真，可以看到这几点电压值的变化情况。情况。v停止仿真。点击左边工具栏内的图表类型按钮，在停止仿真。点击左边工具栏内的图表类型按钮，在对象选择区对象选择区“GRAPHS”中选中选“MIXED”(混合混合)项，项，如图如图3-16所示。所示。v然后在图形编辑区点击鼠标左键拖出一个图表分析然后在图形编辑区点击鼠标左键拖出一个图表分析框，再次点击左键确认，如图框，再次点击左键确认，如图3-17所示。所示。图图3-16 图表类型选择图表类型选择 图图3-17 图表分析框图表分析框 v在图在图3-17中的非标题区，即中间的空白区双击，出

23、现如图中的非标题区，即中间的空白区双击，出现如图3-18所示的对话框，可修改图表分析的标题为所示的对话框，可修改图表分析的标题为“555 ANALYSIS”。再把横轴的时间长度改为。再把横轴的时间长度改为6秒。因为本题秒。因为本题555构成的方波周期为构成的方波周期为1秒，这样可出现秒，这样可出现6个周期，当然也可以再个周期，当然也可以再少几个周期。少几个周期。 图图3-18 修改标题及横坐标修改标题及横坐标v接下来可在图表框中加入轨迹，即我们上边添加的接下来可在图表框中加入轨迹，即我们上边添加的四个电压探针，但这里我们只添加两个轨迹，四个电压探针，但这里我们只添加两个轨迹，Vc和和Vout。

24、这两个量一个为模拟量，一个为数字量。这两个量一个为模拟量，一个为数字量。v为了使为了使Vc和和Vout位于同一起始高度，必须把二者都位于同一起始高度，必须把二者都当作当作模拟量模拟量来添加。在图表框内点击右键即出现右来添加。在图表框内点击右键即出现右键菜单，选取键菜单，选取“Add Traces”，出现一个对话框。，出现一个对话框。先选择轨迹类型为先选择轨迹类型为“Analog” 模拟量，在模拟量，在Probe P1中出现四个探针，选择中出现四个探针，选择Vc，如图，如图3-19所示，点所示，点击击“OK”，关闭对话框。再重复添加轨迹，仍选择，关闭对话框。再重复添加轨迹，仍选择轨迹类型轨迹类型

25、“Analog”，在，在Probe P1中选择中选择“Vout”。v按按“Space”空格键即生成相应的波形，而不必点空格键即生成相应的波形，而不必点击仿真运行按钮。击仿真运行按钮。图图3-19 添加模拟量轨迹对话框添加模拟量轨迹对话框v555定时器接成多谐振荡器时的频率计算公式为定时器接成多谐振荡器时的频率计算公式为CCTon121121CCT()ln()ln2VVTRR CRR CVVToff2121T0lnln20VTR CR CVonoff211211(2)ln20.7(2)TTTRR CRR C21111.4(2)fRRCTTCC13VVTCC23VV其中其中 由此可计算出图由此可计

26、算出图3-15中的输出频率约为中的输出频率约为1Hz。v由集成器件连接而成的频率可调的方波发生器电路由集成器件连接而成的频率可调的方波发生器电路如图如图3-20所示。示波器的动态波形如图所示。示波器的动态波形如图3-21所示。所示。 图图3-20 由集成由集成555定时器构成的多谐振荡器定时器构成的多谐振荡器图图3-21 多谐振荡器示波器的波形多谐振荡器示波器的波形3.2.3 555定时器组成的单稳态电路定时器组成的单稳态电路v555定时器接成单稳态电路时，通过外部触发可产定时器接成单稳态电路时，通过外部触发可产生单脉冲，且脉冲宽度生单脉冲，且脉冲宽度Tw可通过下面式子计算。可通过下面式子计算

27、。CCW212121CCCC0lnln3 1.123VTRCRCRCVV图图3-22为单稳态电路的仿真图。其中为单稳态电路的仿真图。其中R1和按钮组成和按钮组成一个负脉冲发生器，操作时动作尽量为快，这个时一个负脉冲发生器，操作时动作尽量为快，这个时间要远远小于间要远远小于Tw的宽度才能观察到效果。示波器的的宽度才能观察到效果。示波器的图形如图图形如图3-23所示，其中上方的正脉冲为单稳态电所示，其中上方的正脉冲为单稳态电路的输出，下方为触发脉冲。路的输出，下方为触发脉冲。图图3-22 555构成的单稳态电路构成的单稳态电路图图3-23 555构成的单稳态电路示波器波形构成的单稳态电路示波器波形

28、3.3 数数 字字 钟钟v数字钟电路是一款经典的数字逻辑电路，它可以是数字钟电路是一款经典的数字逻辑电路，它可以是一个简单的秒钟，也可以只计分和时，还可以计秒、一个简单的秒钟，也可以只计分和时，还可以计秒、分、时，分别为分、时，分别为12小时制或小时制或24小时制，外加校时和小时制，外加校时和整点报时电路。整点报时电路。本题目的设计要求为：本题目的设计要求为：v能计秒、分、时，且为能计秒、分、时，且为24小时制；小时制；v能进行数字显示；能进行数字显示；v分和时能够校对；分和时能够校对；v实现整点报时功能，且四高一低。实现整点报时功能，且四高一低。数字钟总体设计方案数字钟总体设计方案60进制进

29、制计数器计数器60进制进制计数器计数器24进制进制计数器计数器校时校时电路电路校分校分电路电路时基时基电路电路分频分频电路电路时显示时显示分显示分显示秒显示秒显示译码电路译码电路译码电路译码电路译码电路译码电路报时报时电路电路秒脉冲秒脉冲高音高音低音低音1HZCLK3.3.1 核心器件核心器件74LS90简介简介v本题目的核心器件是计数器。计数器的选择很多，本题目的核心器件是计数器。计数器的选择很多，常用的有同步十进制计数器常用的有同步十进制计数器74HC160以及异步二、以及异步二、五、十进制计数器五、十进制计数器74LS90。这里选用。这里选用74LS90芯片。芯片。v74LS90的引脚图

30、如图的引脚图如图3-34所示。所示。 图图3-34 74LS90引脚图引脚图v74LS90内部是由两部分电路内部是由两部分电路组成的。一部分是由组成的。一部分是由时钟时钟CKA与一位与一位触发器触发器Q0组成的组成的二进二进制计数器制计数器，可计一位二进制数；，可计一位二进制数；另外一部分是由另外一部分是由时钟时钟CKB与三与三个个触发器触发器Q1、Q2、Q3组成的组成的五进制异步计数器五进制异步计数器，可计五个，可计五个数数000100。如果把。如果把Q0和和CKB连接起来，外部时钟信号连接起来，外部时钟信号接到接到CKA上，那么由时钟上，那么由时钟CKA和和Q0、Q1、Q2、Q3组组成成十

31、进制计数器十进制计数器。vR0(1)和和R0(2)是是异步清零端异步清零端，两个同时为高电平有效；两个同时为高电平有效；R9(1)和和R9(2)是是置置9端端，两个同时为，两个同时为高电平时，高电平时，Q3Q2Q1Q0=1001；正常计数时，必须保证正常计数时，必须保证R0(1)和和R0(2)中至少一个接低电平，中至少一个接低电平，R9(1)和和R9(2)中至少一个接低中至少一个接低电平。电平。R0(1) R0(2)R9(1)R9(2) Q3 Q2 Q1 Q01 1 01 1 00 0 0 00 0 0 00 1 1 0 1 11 0 0 11 0 0 10 00 0 0 0 0 0 计计 数

32、数表表3-8 74LS90的功能表的功能表v本题每个本题每个74LS90都应首先接成十进制计数器，如图都应首先接成十进制计数器，如图3-35所示。所示。v74LS90内部原理如图内部原理如图3-36所示，这是一个异步时序电路。所示，这是一个异步时序电路。图中的图中的S1、S2对应于集成芯片的对应于集成芯片的6、7管脚，管脚，R1、R2对对应于集成芯片的应于集成芯片的2、3管脚，管脚，CP0对应于对应于14管脚，管脚，CP1对对应于应于1管脚，管脚，Q3、Q2、Q1、Q0分别对应于分别对应于11、8、9、12管脚。管脚。JKCPQQJKCPQQJKCPQQJKQQ&SSCPRRCP120

33、1120000111122222103333QQQQ0123SdRdCP3图图3-35 74LS90接成的十进制计数器接成的十进制计数器 图图3-36 74LS90的内部原理图的内部原理图3.3.2 分步设计与仿真分步设计与仿真1. 计时电路计时电路v计时电路共分三部分：计秒、计分和计时。其中计秒和计计时电路共分三部分：计秒、计分和计时。其中计秒和计分都是分都是60进制，而计时为进制，而计时为24进制。难点在于三者之间进位进制。难点在于三者之间进位信号的实现。信号的实现。(1) 计秒、计分电路计秒、计分电路 个位向十位的进位实现个位向十位的进位实现v用两片用两片74LS90异步计数器接成一个异

34、步的异步计数器接成一个异步的60进制计数器。进制计数器。所谓异步所谓异步60进制计数器，即两片进制计数器，即两片74LS90的时钟不一致。的时钟不一致。个位时钟为个位时钟为1Hz方波来计秒，十位计数器的时钟信号需要方波来计秒，十位计数器的时钟信号需要从个位计数器来提供。从个位计数器来提供。v进位信号的要求是在十个秒脉冲中只产生一个下降沿，且进位信号的要求是在十个秒脉冲中只产生一个下降沿，且与第十秒的下降沿对齐。只能从个位计数器的输出端来提与第十秒的下降沿对齐。只能从个位计数器的输出端来提供，不可能从其输入端来找。而计数器的输出端只有供，不可能从其输入端来找。而计数器的输出端只有Q0、Q1、Q2

35、、Q3四个信号，要么是其中一个，要么是它们之四个信号，要么是其中一个，要么是它们之间的逻辑运算结果。间的逻辑运算结果。v把个位的四个输出波形画出来，如图把个位的四个输出波形画出来，如图3-37所示。由于所示。由于74LS90是在时钟的下降沿到来时计数，所以是在时钟的下降沿到来时计数，所以Q3正好符合要正好符合要求，在十秒之内只给出一个求，在十秒之内只给出一个下降沿下降沿，且与第十秒的下降沿对，且与第十秒的下降沿对齐。齐。Q2虽然也只产生一个下降沿，但产生的时刻不对。虽然也只产生一个下降沿，但产生的时刻不对。v个位和十位之间的进位信号就找到了，把个位的个位和十位之间的进位信号就找到了，把个位的Q

36、3(11端端)连连接到十位的接到十位的CKA(14端端)上。上。图图3-37 74LS90接成的个位计数器时序图接成的个位计数器时序图六十进制的实现六十进制的实现v当计秒到当计秒到59时，希望回时，希望回00。此时个位正好是计满十个数，不用清。此时个位正好是计满十个数，不用清零即可自动从零即可自动从9回回0；十位应接成六进制，即从；十位应接成六进制，即从05循环计数。用循环计数。用异步清零法异步清零法，当，当6出现的瞬间，即出现的瞬间，即Q3Q2Q1Q0=0110时，同时给时，同时给R0(1)和和R0(1)高电平，使这个状态变成高电平，使这个状态变成0000，由于，由于6出现的时间出现的时间很

37、短，被很短，被0取代。接线如图取代。接线如图3-38所示。所示。图图3-38 74LS90接成的接成的60进制计数器进制计数器v计秒电路的仿真图如图计秒电路的仿真图如图3-38所示，计分电路和计秒电路是完所示，计分电路和计秒电路是完全一致的，只是周期为全一致的，只是周期为1S的时钟信号改成了周期为的时钟信号改成了周期为60秒即秒即1分的时钟信号。分的时钟信号。秒向分的进位信号的实现秒向分的进位信号的实现v计分电路的关键问题是找到秒向分的进位信号。当秒电路计计分电路的关键问题是找到秒向分的进位信号。当秒电路计到到59秒时，产生一个高电平，在计到秒时，产生一个高电平，在计到60时变为低电平，来时变

38、为低电平，来一个一个下降沿下降沿送给计分电路做时钟。送给计分电路做时钟。v计秒电路在计到计秒电路在计到59时的十位和个位的状态分别为时的十位和个位的状态分别为0101和和1001，把这四个，把这四个1与起来即可，即与起来即可，即十位的十位的Q2和和Q0，个位的，个位的Q3和和Q0，与的结果作为进位信号，与的结果作为进位信号。使用。使用74LS20四入与非门四入与非门串反相器构成与门，如图串反相器构成与门，如图3-39所示。所示。v计分电路与计秒电路一样，只是四入与门产生的信号应标识计分电路与计秒电路一样，只是四入与门产生的信号应标识为为59分。分。 图图5-39 计分电路的时钟信号计分电路的时

39、钟信号(2) 计时电路计时电路v用两片用两片74LS90实现二十四进制计数器，首先把两实现二十四进制计数器，首先把两片片74LS90都接成十进制，并且两片之间连接成具都接成十进制，并且两片之间连接成具有十的进位关系，即接成有十的进位关系，即接成一百进制计数器一百进制计数器，然后在，然后在计到计到24时，十位和个位同时清零。计到时，十位和个位同时清零。计到24时，十位时，十位的的Q1=1，个位的，个位的Q2=1，应分别把这两个信号连接，应分别把这两个信号连接到双方芯片的到双方芯片的R0(1)和和R0(2)端。如个位的端。如个位的Q2接到两接到两个个74LS90的的R0(2)清零端，十位的清零端，

40、十位的Q1接到两个接到两个74LS90的的R0(1)清零端。清零端。v计时电路的个位时钟信号来自秒、分电路产生计时电路的个位时钟信号来自秒、分电路产生59分分59秒两个信号相与的结果，如图秒两个信号相与的结果，如图3-40所示所示 图图3-40 24进制计时电路进制计时电路v计分和计时电路可以先单独用秒脉冲计分和计时电路可以先单独用秒脉冲调试调试，以节省，以节省时间。时间。联调联调时，可把秒脉冲的频率加大。时，可把秒脉冲的频率加大。v以上三部分电路接起来就是一个简单的无校时和报以上三部分电路接起来就是一个简单的无校时和报时的数字钟电路，如图时的数字钟电路，如图3-41所示。图中为了把数显所示。

41、图中为了把数显集中在一块，可以直接把时、分、秒的数码管拖动集中在一块，可以直接把时、分、秒的数码管拖动到一起。但为了仿真时使器件管件的逻辑状态显示到一起。但为了仿真时使器件管件的逻辑状态显示不影响数显的效果，可以从主菜单中把逻辑状态显不影响数显的效果，可以从主菜单中把逻辑状态显示去掉。示去掉。 图图5-41 具有秒、分、时的数字钟电路具有秒、分、时的数字钟电路2. 校时电路校时电路v校时电路主要完成校时电路主要完成校分校分和和校时校时。选择校分时，拨动。选择校分时，拨动一次开关，分自动加一；选择校时时，拨动一次开一次开关，分自动加一；选择校时时，拨动一次开关，小时自动加一。校时校分应准确无误，

42、能实现关，小时自动加一。校时校分应准确无误，能实现理想的时间校对。校时校分时应切断秒、分、时计理想的时间校对。校时校分时应切断秒、分、时计数电路之间的进位连线。数电路之间的进位连线。v如图如图3-43，虚框内是校时电路，由，虚框内是校时电路，由去抖动电路去抖动电路和和选选择电路择电路组成。组成。图图3-43 校时电路校时电路(1) 去抖动电路去抖动电路v去抖动电路主要是由两个与非门构成的低电平触发有去抖动电路主要是由两个与非门构成的低电平触发有效的效的RS锁存器，锁存器，SW1为校时拔动开关，无论校分或为校时拔动开关，无论校分或校时都拨动该开关。拨动一个来回，在校时都拨动该开关。拨动一个来回，

43、在U16:B与非门与非门的输出端产生一个稳定的下降沿。的输出端产生一个稳定的下降沿。(2) 选择电路选择电路vSW2 和和SW3都拔到左边，选择校时；都拔到左边，选择校时；SW2 拔到右边、拔到右边、SW4拔到左边，选择校分；如果正常计数时，拔到左边，选择校分；如果正常计数时，SW3 和和SW4都拔到右边，与校时电路断开联系。都拔到右边，与校时电路断开联系。3. 整点报时电路整点报时电路v所谓所谓整点报时整点报时，只报时不报分。为了简化电路，每当，只报时不报分。为了简化电路，每当计到计到59分分50秒时开始报时，响一秒停一秒，正好响秒时开始报时，响一秒停一秒，正好响五次。前四次为低音，最后一响为高音。五次。前四次为低音，最后一响为高音。(1) 报时开始信号报时开始信号v计到计到59分分50秒时，分和秒计数器的状态如下：秒时，分和秒计数器的状态如下： 分十位：分十位：Q3Q2Q1Q0=0101 分个位：分个位：Q3Q2Q1Q0=1001 秒十位：秒十位：Q3Q2Q1Q0=0101 v其中，计到其中，计到59分的信号已有，如图分的信号已有，如图3-42中所示。只需中所示