数字电路清华实用教案

1、半导体基础知识（2） 杂质半导体 N型半导体 多子(du z)：自由电子 少子：空穴第1页/共57页第一页，共57页。半导体基础知识（2） 杂质半导体 P型半导体 多子(du z)：空穴 少子：自由电子第2页/共57页第二页，共57页。半导体基础知识（3） PN结的形成 空间电荷区（耗尽层） 扩散(kusn)和漂移第3页/共57页第三页，共57页。半导体基础知识（4） PN结的单向导电性 外加(wiji)正向电压第4页/共57页第四页，共57页。半导体基础知识（4） PN结的单向导电性 外加反向(fn xin)电压第5页/共57页第五页，共57页。半导体基础知识（5） PN结的伏安(f n)特

2、性正向导(xingdo)通区反向(fn xin)截止区反向击穿区qnkTVeIiTVVST)(1K:波耳兹曼常数T:热力学温度q: 电子电荷第6页/共57页第六页，共57页。第三章第三章 门电路门电路第7页/共57页第七页，共57页。3.1 概述(i sh) 门电路：实现基本运算(yn sun)、复合运算(yn sun)的单元电路，如与门、与非门、或门 第8页/共57页第八页，共57页。获得(hud)高、低电平的基本原理第9页/共57页第九页，共57页。理想(lxing)开关 导通时，内阻为0； 断开时，阻抗为穷大； 转换瞬间(shn jin)完成，即开关时间为0。第10页/共57页第十页，共

3、57页。正逻辑(lu j)：高电平表示1，低电平表示0负逻辑(lu j)：高电平表示0，低电平表示1第11页/共57页第十一页，共57页。3.2半导体二极管门电路n二极管的结构(jigu)：n PN结 + 引线 + 封装构成PN第12页/共57页第十二页，共57页。3.2.1二极管的开关(kigun)特性：nvi=VIH nD截止(jizh)，vO=VOH=VCCnvi=VIL nD导通，vo=VOL=0.7V高电平：VIH=VCC低电平：VIL=0 第13页/共57页第十三页，共57页。二极管的动态(dngti)电流波形：第14页/共57页第十四页，共57页。3.2.2 二极管与门设VCC

4、= 5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定(gudng)3V以上为10.7V以下(yxi)为0第15页/共57页第十五页，共57页。3.2.3 二极管或或门ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定(gudng)2.3V以上为10V以下(yxi)为0设VCC = 5V加到A,B的 VIH=3V VIL=0V二极管导通时 VDF=0.7V第16页/共57页第十六页，共57页。二极管构成(guchng)

5、的门电路的缺点 电平(din pn)有偏移（输入与输出电平(din pn)不同） 带负载能力差 所以只用于IC内部电路第17页/共57页第十七页，共57页。数字(shz)集成电路的分类 数字集成(j chn)电路按其内部有源器件的不同可以分为两大类： 一类为双极型晶体管集成(j chn)电路，主要有晶体管晶体管逻辑(TTL-Transistor Transistor Logic)、射极耦合逻辑(ECL-Emitter Coupled Logic)和集成(j chn)注入逻辑(I2L-Integrated Injection Logic)等几种类型。 另一类为MOS(Metal Oxide Se

6、miconductor)集成(j chn)电路， 其有源器件采用金属氧化物半导体场效应管，它又可分为NMOS、 PMOS和CMOS等几种类型。 第18页/共57页第十八页，共57页。 目前数字系统中普遍使用TTL和CMOS集成电路。 TTL集成电路工作速度高、 驱动(q dn)能力强，但功耗大、集成度低； MOS集成电路集成度高、功耗低。超大规模集成电路基本上都是MOS集成电路，其缺点是工作速度略低。 目 前 已 生 产 了 双 极 性 互 补 型 金 属 氧 化 物 半 导 体（ BiCMOS）器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势， 缺点是制造工艺复杂

7、。第19页/共57页第十九页，共57页。 小规模集成电路(SSI-Small Scale Integration)， 每片组件内包含10100个元件(或1020个等效(dn xio)门)。 中规模集成电路(MSI-Medium Scale Integration)，每片组件内含1001000个元件(或20100个等效(dn xio)门)。 大规模集成电路(LSI-Large Scale Integration)， 每片组件内含1000100 000个元件(或1001000个等效(dn xio)门)。 超大规模集成电路(VLSI-Very Large Scale Integration)， 每片

8、组件内含100 000个元件(或1000个以上等效(dn xio)门)。 第20页/共57页第二十页，共57页。 目前常用的逻辑门和触发器属于SSI， 常用的译码器、 数据选择器、 加法器、 计数器、 移位寄存器等组件属于MSI。 常见的LSI、 VLSI有只读存储器、 随机存取存储器、 微处理器、 单片微处理机、 位片式微处理器、 高速乘法累加器、 通用(tngyng)和专用数字信号处理器等。 此外，还有专用集成电路ASIC， 它分标准单元、 门阵列和可编程逻辑器件PLD。 PLD是近十几年来迅速发展的新型数字器件， 目前应用十分广泛， 第21页/共57页第二十一页，共57页。3.3 CMO

9、S门电路一、MOS管的结构( jigu)S (Source)：源极G (Gate)：栅极(shn j)D (Drain)：漏极B (Substrate):衬底氧化物层PN结第22页/共57页第二十二页，共57页。以N沟道(u do)增强型为例：第23页/共57页第二十三页，共57页。开启(kiq)电压第24页/共57页第二十四页，共57页。二、输入(shr)特性和输出特性输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。输出特性：iD = f (VDS) 对应(duyng)不同的VGS下得一族曲线 。输入(shr)回路输出回路第25页/共57页第二十五页，共57页。漏极特性(tx

10、ng)曲线（分三个区域）截止(jizh)区恒流区可变电阻区第26页/共57页第二十六页，共57页。截止(jizh)区：VGS 109第27页/共57页第二十七页，共57页。恒流区： iD 基本上由VGS决定(judng)，与VDS 关系不大2)(2)()1(GSDthGSGSthGSGSDSDViVVVVIi 下，下，当当第28页/共57页第二十八页，共57页。可变电阻区：当VDS 较低（近似(jn s)为0），VGS 一定时常数（电阻）常数（电阻） DDSiV这个(zh ge)电阻受VGS 控制、可变。第29页/共57页第二十九页，共57页。三、MOS管的基本(jbn)开关电路控制的开关。间

11、相当于一个受管所以导通当截止当则：只要因为IOLOGSIHIDDOHOGSILIOFFDONONOFFVSDMOSVVTthVVVVVVTthVVVRRRKRR01109)()(,第30页/共57页第三十页，共57页。四、等效电路OFF ，截止(jizh)状态 ON，导通状态第31页/共57页第三十一页，共57页。五、MOS管的四种(s zhn)类型 N沟道(u do)增强型 P沟道(u do)增强型 N沟道(u do)耗尽型 P沟道(u do)耗尽型第32页/共57页第三十二页，共57页。3.3.2 CMOS反相器一、电路(dinl)结构PthGSNthGSVV)()(第33页/共57页第三

12、十三页，共57页。二、传输(chun sh)特性PTHGSDDINTHGSOLOPTHGSDDIDDOHONTHGSITTTTVVVVBCVVTTVVVCDVVVTTVVAB021211221*DDODDIVVVV2121时，参数完全对称，若同时导通段：截止导通，段：截止导通，段：,)()()()(第34页/共57页第三十四页，共57页。第35页/共57页第三十五页，共57页。三、输入(shr)噪声容限(max)(max)(min)(min)OLILNLIHOHNHVVVVVV在保证(bozhng)输出高电平不变的条件下，允许叠加在输入低电平的最大噪声电压称为低电平噪声容限。在保证输出低电平不

13、变的条件下，允许叠加在输入高电平的最大噪声(zoshng)电压称为高电平噪声(zoshng)容限。第36页/共57页第三十六页，共57页。3.3.3 CMOS 反相器的静态(jngti)特性一、输入(shr)特性第37页/共57页第三十七页，共57页。二、输出特性1.OLOLGSOLVIVV低电平输出特性同样的下，第38页/共57页第三十八页，共57页。二、输出特性1.OHOHGSOHVIVV高电平输出特性同样的下，越少第39页/共57页第三十九页，共57页。3.3.4 CMOS反相器的动态(dngti)特性一、传输(chun sh)延迟时间。系列为，系列为，影响、受充放电影响也较大较大所以充

14、放电，因为和原因：5ns74AHC10ns74HC321PLHPHLDDLPLHPHLLONLIttVCttCRCC.;,.;.第40页/共57页第四十页，共57页。二、交流(jioli)噪声容限三、动态功耗功耗相比，可以忽略静态功耗极小，与动态第41页/共57页第四十一页，共57页。 从以上分析看出，CMOS电路有以下特点： 静态功耗低。CMOS反相器稳定工作时总是有一个MOS管处于截止状态，流过的电流(dinli)为极小的漏电流(dinli)，因而静态功耗很低，有利于提高集成度。 抗干扰能力强。由于其阈值电压UT=1/2UDD，在输入信号变化时，过渡区变化陡峭，所以低电平噪声容限和高电平噪

15、声容限近似相等。约为0.45UDD。同时，为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。这在TTL电路中是办不到的。 第42页/共57页第四十二页，共57页。 电源电压工作范围宽，电源利用率高。标准CMOS电路的电源电压范围很宽，可在318V范围内工作。当电源电压变化时，与电压传输特性(txng)有关的参数基本上都与电源电压呈线性关系。CMOS反相器的输出电压摆幅大，UOH=UDD, UOL=0V，因此电源利用率很高。 缺点: CMOS非门传输延迟较大，且它们均与电源电压有关。 电源电压越高，CMOS电路(dinl)的传输延迟越小，功耗越大。 第43页/共57页第四

16、十三页，共57页。3.3.5 其他(qt)类型的CMOS门电路1. 与非门 当输入A、B中有一个或者两个均为低电平时，T2、 T4中有一个或两个截止(jizh)， T3、 T1中有一个或两个饱和，输出VO总为高电平。 只有当A、 B均为高电平输入时， T4、 V2饱和， T3、 T1截止(jizh)，输出VO为低电平。Y=(AB) 第44页/共57页第四十四页，共57页。2、 CMOS或非门ABT4T2T1T3F00止止止止饱饱饱饱101饱饱止止饱饱止止010止止饱饱止止饱饱011饱饱饱饱止止止止0BAF第45页/共57页第四十五页，共57页。3、带缓冲(hunchng)极的CMOS门1、与非

17、门值不同对应的达到开启电压时，的、使也更高越高，输入端越多，端数目的影响输出的高低电平受输入则则则则受输入状态影响输出电阻存在的缺点：IGSOHOLONONOONONOONONONOONONONOOVVTTVVRRRBARRRBARRRRBARRRRBAR4231314232011021002111)()(,/,:)(第46页/共57页第四十六页，共57页。带缓冲(hunchng)极的CMOS门2.解决方法：输入、输出(shch)端个增设一级反相极与非门缓冲器或非门第47页/共57页第四十七页，共57页。二、漏极开路(kil)的门电路（OD门）第48页/共57页第四十八页，共57页。)(,.D

18、DDDDDLVVVR可以不等于使用时允许外接器或用作电平转换、驱动现线与可将输出并联使用，实21第49页/共57页第四十九页，共57页。三、 CMOS传输门及双向模拟(mn)开关1. 传输(chun sh)门 由于T1、T2管的结构形式(xngsh)是对称的，即漏极和源极可互换使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。 第50页/共57页第五十页，共57页。2. 双向模拟(mn)开关 传输门的一个重要用途是作模拟开关，它可以用来传输连续变化的模拟电压信号。 模拟开关的基本电路由CMOS传输门和一个CMOS反相器组成，如图所示。当C=1时，开关接通，C=0时，开关断开，因此(ync)只要一个控制电压即可工作。和CMOS传输门一样，模拟开关也是双向器件。 第51页/共57页第五十一页，共57页。四、三态输出(shch)门)(高阻时，时，ZYNEAYNE10第52页/共57页第五十二页，共57页。三态门的用途(yngt)第53页/共57页第五十三页，共57页。 从供电(n din)电源区分： 5VCMOS门电路和3.3VCMOS门电路两种。 3.3VCMOS门电路是最近发展起来的,它的功耗比5VCMOS门电路低得多。 同TTL门电路一样,CMOS门电路