数字电路组合电路的分析与设计学习教案

1、会计学1数字电路数字电路(dinl) 组合电路组合电路(dinl)的分的分析与设计析与设计第一页，共95页。组合逻辑电路(lu j din l)的定义逻辑电路(lu j din l)组合(zh)逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与电路的原状态有关03第2页/共95页第二页，共95页。04 一、组合电路(dinl)的分析已知电路图描述(mio sh)电路基本功能基本(jbn)思想：第3页/共95页第三页，共95页。1. 由给定(i dn)的逻辑图写出逻辑关系表达式。分析方法与步骤(bzhu)2. 对逻辑(lu j)表达式进行必要的化简。3. 列出输入输出真值表并

2、得出电路功能的结论。电路 结构输入输出之间的逻辑关系电路功能描述05第4页/共95页第四页，共95页。例1：分析下图的逻辑(lu j)功能。 &ABFABABBABABABABAFBABABABA11第5页/共95页第五页，共95页。真值表相同(xin tn)为“1”不同为“0”同或门=1BAF功能(gngnng)：用基本门 实现同或门07第6页/共95页第六页，共95页。例2：分析下图的逻辑(lu j)功能。 &2&3&4AB1FM1被封锁(fn su)08第7页/共95页第七页，共95页。&2&3&4AB1F被封锁(fn su)选通电

3、路(dinl)09M0第8页/共95页第八页，共95页。例3：分析下图的逻辑(lu j)功能。 &ABFCoCiBACiBACi)(BA10=1=1第9页/共95页第九页，共95页。11CiBACiBAABCiCiBACiBACiFABCiBABCiAABCiBACo)(代入整理(zhngl)后，两输出为： 第10页/共95页第十页，共95页。真值表： 功能： F为A、B、Ci 之和，Co为三个数之和产生(chnshng)的进位 命名(mng mng)：一位全加器第11页/共95页第十一页，共95页。 AB CiFCo全加器半加器ABCS一位集成(j chn)半加器与全加器13注意(z

4、h y)：加法器真值表要牢记第12页/共95页第十二页，共95页。 关于(guny)加法：1 1 0 11 0 0 1+举例(j l)：A=1101, B=1001, 计算A+B01101001114第13页/共95页第十三页，共95页。二进制加法(jif)运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑(kol)进位。（3）其余(qy)各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。15第14页/共95页第十四页，共95页。（1）半加器：半加运算(yn sun)不考虑从低位来的进位A-加数(ji sh)；B

5、-被加数(ji sh)；S-本位和；C-进位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 16BABABASABC 真值表逻辑(lu j)函数第15页/共95页第十五页，共95页。逻辑图半加器ABCS中规模集成(j chn)逻辑符号17=1&ABSC第16页/共95页第十六页，共95页。（2）全加器： 相加过程(guchng)中，既考虑加数、被加数又考虑低位的进位位。集成逻辑符号：18 AB CiFCo全加器第17页/共95页第十七页，共95页。 双全加器SN74LS183的管脚图114SN74H1831A1B 1Ci1Co1F2Ci2Co2F2A

6、2BUccGND719第18页/共95页第十八页，共95页。应用(yngyng)举例：用一位全加器构成两位加法器。进位(jnwi) A2 A1 B2 B1+C D2 D120BFCo全加器ACiF全加器A2A1B2B1D2D1CCoABCi第19页/共95页第十九页，共95页。其它加法器芯片：SN74H83-四位串行进位全加器。SN74283-四位超前进位全加器。21第20页/共95页第二十页，共95页。 AB CiFCo全减器半减器ABCS一位集成(j chn)半减器与全减器22注意(zh y)：减法器真值表要牢记第21页/共95页第二十一页，共95页。例4：分析下图的逻辑(lu j)功能。

7、 23&1Y0Y2Y3YA1A0E11111第22页/共95页第二十二页，共95页。由图写出输入输出之间的逻辑关系： EAAY010EAAY011EAAY013EAAY01224第23页/共95页第二十三页，共95页。真值表：E0Y1Y2Y3Y特别注意：某些符号(fho)上的“”仅表示该符合是低电平有效，不是“非”。25第24页/共95页第二十四页，共95页。电路(dinl)功能分析：1）E 为 1 时，无论 A1、A0 是什么输入(shr) 输出均为高电平1；2）E 为 0 时， A1、A0 的四组不同输 入导致对应的一个输出为低电平， 其他的输出为高电平；3）E 称使能（Enabl

8、e）端。 26电路(dinl)命名： 2-4译码器第25页/共95页第二十五页，共95页。271）电路从前向后推，逐步写出函数关系， 再写真值表，从真值表寻找电路功能；2）对基本(jbn)组合电路要相当熟悉；3）注意使能（Enable）端。有时多个，常 为负电平有效，但也有正电平有效的。 第26页/共95页第二十六页，共95页。28任务要求最简单的逻辑电路基本思想： 二、组合(zh)电路的设计第27页/共95页第二十七页，共95页。1. 指定实际问题的逻辑(lu j)符号与含义，列出真值表，根据真值表写出表达式。2. 用逻辑代数(dish)或卡诺图对逻辑表达式进行化简。3. 画出逻辑电路(lu

9、 j din l)图。设计步骤：29第28页/共95页第二十八页，共95页。例1：设计三人表决电路（A、B、C）。每人一个按键，如果(rgu)同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1. 首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 F，多数(dush)赞成时是“1”，否则是“0”。2. 根据(gnj)题意列出逻辑状态真值表。30第29页/共95页第二十九页，共95页。根据(gnj)题意，写真值表31第30页/共95页第三十页，共95页。ABC000111100100100111ABACBCCABCABF3

10、. 画出卡诺图，化简函数(hnsh)：32第31页/共95页第三十一页，共95页。4. 根据(gnj)逻辑表达式画出逻辑图。CABCABF&1&ABCF33第32页/共95页第三十二页，共95页。CABCABCABCAB&ABCFCABCABF若用与非门实现(shxin)34第33页/共95页第三十三页，共95页。例2. 设计一个一位全减器，两个减数分别是A、B，Ci 是低位向本位(bnwi)的借位，Co是本位(bnwi)向高位的借位，F 是差。解题步骤：1）根据题意和一位二进制数的减法规 则，写真值表；2）根据真值表画K图，化简逻辑(lu j)函数；3）根据所用器件，

11、画出电路图。35第34页/共95页第三十四页，共95页。1. 根据(gnj)题意，写真值表36第35页/共95页第三十五页，共95页。CiAB0001111001CiAB0001111001FCo2. 画出卡诺图37第36页/共95页第三十六页，共95页。BCiCiBABCiCiBABCiCiBACiBACo)()(3. 化简并根据所用器件调整(tiozhng)逻辑函数CiBACiBACiBAABCiCiBAF38第37页/共95页第三十七页，共95页。4. 画出逻辑电路(lu j din l)图&CiBF=1=1CoA1本例 完成(wn chng)39第38页/共95页第三十八页，共

12、95页。401）正确(zhngqu)建立给定问题的逻辑描述是关键；2）工程考量，指标兼顾：电路简单，器件 多见门类少，级数少，功耗小等；3）不同的逻辑表达式可能功能相同，如 CDACBACBDCBAFBDACBACBDCBAF),(),(第39页/共95页第三十九页，共95页。41三、中规模集成（MSI）组合(zh)电路第40页/共95页第四十页，共95页。常用MSI组合(zh)逻辑器件： 编码器 译码器 数据(shj)选择器（MUX） 数据(shj)分配器 数码比较器 加法器减法器42第41页/共95页第四十一页，共95页。一、 译码器译码是将某个二进制编码翻译成电路的某种状态(zhungt

13、i)，是将输入的某个二进制编码与电路输出的某种状态(zhungti)相对应。 二进制译码器 二-十进制译码器 显示(xinsh)译码器分类(fn li)：43第42页/共95页第四十二页，共95页。（1）二进制译码器将n个输入(shr)的组合码译成2n种电路状态。也叫n-2n译码器。译码器的输入： 一组二进制代码译码器的输出：一组高低电平信号44第43页/共95页第四十三页，共95页。450Y1Y2Y3YE0A1A2-4 译码器1A0A2A3-8 译码器0Y1Y2Y3Y4Y5Y6Y7Y1EAE2BE2常用(chn yn)二进制译码器举例第44页/共95页第四十四页，共95页。2-4 译码器74

14、LS139的内部(nib)线路46&1Y0Y2Y3YA1A0E输入使能端输出11111第45页/共95页第四十五页，共95页。74LS139 2-4译码器的功能表E0Y1Y2Y3Y注意(zh y)：译码器功能表要牢记47第46页/共95页第四十六页，共95页。E1E101A11A01Y11Y21Y31Y01A11A01Y11Y21Y31YE202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AE274LS139管脚图一片(y pin)139中含两个2-4译码器48第47页/共95页第四十七页，共95页。例：利用(lyng)译码器分时将采样数据送入计算机。

15、0Y1Y2Y3Y0A1AS2-4线译码器ABCD三态门三态门三态门三态门AEBECEDE总线49第48页/共95页第四十八页，共95页。工作(gngzu)原理：（以A0A1=00为例）000数据0Y1Y2Y3Y0A1AS2-4线译码器ABCD三态门三态门三态门三态门AEBECEDE总线(zn xin)脱离(tul)总线50第49页/共95页第四十九页，共95页。（2）二-十进制译码器（BCD译码器）51将输入(shr)的一位BCD码（四位二进制数）译成10种不同的电路状态。1A0A2ABCD 译码器0Y1Y2Y3Y4Y5Y6Y7YE8Y9Y3ABCD 码第50页/共95页第五十页，共95页。（

16、3）显示(xinsh)译码器二-十进制编码(bin m)显示(xinsh)译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。52第51页/共95页第五十一页，共95页。abcdefg53显示器件：常用(chn yn)的是七段数码显示管a b c d e f g+5V共阳共阴第52页/共95页第五十二页，共95页。显示器件： 七段数码(shm)显示管显示 a b c d e f g0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 2 1 1 0 1 1 0 1abcdfge54第53页/共95页第五十三页，共95页。显示(xinsh)译

17、码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端557第54页/共95页第五十四页，共95页。功能表（简表）输 入输 出显 示DABIag10XXXX0000000消隐(xio yn)8421码译码显示(xinsh)字型完整的功能表请参考相关(xinggun)的芯片手册。56第55页/共95页第五十五页，共95页。74LS49与七段显示器件的连接(linji)：bfac d egbfac d egBID CBA+5V+5V74LS49是集电极开路(kil)，必须接上拉电阻74LS4957第56页/共95页第五十六页，共95页。二、 数据(shj)选择

18、器（MUX）从一组数据(shj)中选择一路信号进行传输的电路，称为数据(shj)选择器。A0A1D3D2D1D0W控制(kngzh)信号输入信号输出信号数据选择器类似一个多掷开关。选择哪一路信号由相应的一组控制信号控制。58第57页/共95页第五十七页，共95页。59Y0A1A4选1 MUX常用数据(shj)选择器举例E D0 D1 D2 D3YE1A2A8选1 MUX D0 D1 D2 D30A D4 D5 D6 D7第58页/共95页第五十八页，共95页。集成电路(jchng-dinl)74LS153E使能端604选1 MUX的性质(xngzh)（真值表）第59页/共95页第五十九页，共9

19、5页。4选1 MUX的性质(xngzh)（函数式）TmiiiDDDDAADDDDAAAAAAAADmAADAADAADAADY)()()()()()()(3210013210010101013001312010010161时条件：0E第60页/共95页第六十页，共95页。4选1 MUX的性质(xngzh)（K图）E功能表62时0EA0A10101Y第61页/共95页第六十一页，共95页。0D7DEY集成电路(jchng-dinl) 74LS151638选1 MUX的性质(xngzh)（真值简表）第62页/共95页第六十二页，共95页。8选1 MUX的性质(xngzh)（函数式）时0ETmiii

20、DDDDDDDDAAADmAAADAAADAAADAAADAAADAAADAAADAAADY)()()()()()()()()()(76543210012700127012601250124012312202120010164第63页/共95页第六十三页，共95页。8选1 MUX的性质(xngzh)（K图）65A0A2A10001111001YYE1A2A8选1 MUX D0 D1 D2 D30A D4 D5 D6 D7时0E第64页/共95页第六十四页，共95页。用两片74LS151构成(guchng)十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A

21、3D8D15D0D7=0D0D7=1D0D7第65页/共95页第六十五页，共95页。用两片74LS151构成(guchng)十六选一数据选择器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15D0D7=1D8D15=1D8D15第66页/共95页第六十六页，共95页。三、数码(shm)比较器比较(bjio)两个数的大小或是否相等。 1）一位比较(bjio)器 2）四位比较(bjio)器68第67页/共95页第六十七页，共95页。（1）一位数值(shz)比较器功能表69第68页/共95页第六十八页，共95页。BABA”“ABBABA”“BABA”“70第69页/

22、共95页第六十九页，共95页。逻辑图逻辑(lu j)符号A=B&=1ABAB71ABABAB)L(ABA=BAB(A=B)LB1B0B3B2A1A0A3A2第71页/共95页第七十一页，共95页。四位(s wi)集成比较器74LS85A3B2A2A1B1A0B0B3B3(AB)ABA=BABGNDA0B0B1A1A2B2A3UCC低位比较(bjio)结果比较结果(ji gu)，可向高位输出(AB)LABA=BAB）L（ABA=BAB）L（ABA=BABA1B1A0B0A3B3A2B2（A=B）L?010?74LS85高位(o wi)芯片 74LS85低位芯片(xn pin)74第73页

23、/共95页第七十三页，共95页。MSI 组件都是为了某种专门的逻辑功能而设计，但是(dnsh)通过适当的设计和连接，可以实现一般的组合逻辑功能。用MSI 组件设计逻辑电路，可以减少连线(lin xin)、提高可靠性。75四、用MSI组件实现组合(zh)逻辑函数第74页/共95页第七十四页，共95页。 方法(fngf): 1）函数对比法（代数法） 2）卡诺图对比法 76（1）用数选器MUX 实现(shxin)逻辑函数 第75页/共95页第七十五页，共95页。1）函数(hnsh)对比法（代数法） 例1：用4选1 MUX实现如下逻辑(lu j)函数。BCCBACBACBAF77第76页/共95页第七

24、十六页，共95页。与四选一选择器输出(shch)的逻辑式比较:)()()()(013120100101AADAADAADAADY可令：BA0CA1ADD10AD 2变换(binhun)：）（）（）（BCBCABCACBAF1)(13D78解：BCCBACBACBAF对FY 第77页/共95页第七十七页，共95页。D0D1D2D3A0A1YBCAF“1”E接线图：74LS153791第78页/共95页第七十八页，共95页。2） 卡诺图对比法 将n个变量(binling)函数的K图与n个地址输入的MUX的卡诺图对比 80第79页/共95页第七十九页，共95页。例2：用8选1 MUX实现如下(rxi

25、)逻辑函数。CABCABFABC000111100100100111A0A2A10001111001YF对比(dub)81第80页/共95页第八十页，共95页。如令：AA 0CA 104210DDDD17653DDDDFY BA 2电路图：FYE1A2A8选1 MUX D0 D1 D2 D30A D4 D5 D6 D7BCA 0 0 0 1 0 1 1 182第81页/共95页第八十一页，共95页。 卡诺图对比法 如函数的变量(binling)数比MUX的输入地址个数多时，关键是真值表与卡诺图的等效降维变换 83第82页/共95页第八十二页，共95页。真值表的降维变换(binhun) 等效(dn xio)变换84第83页/共95页第八十三页，共95页。ABC00011110010010011185AB0101FF卡诺图的降维变换(binhun) 等效(dn xio)变换第84页/共95页第八十四页，共95页。例3：用4选1 MUX实