数字逻辑电路设计第二鲍可进学习教案

1、数字逻辑电路设计数字逻辑电路设计(shj)第二第二 鲍可进鲍可进第一页，共83页。102816 (27)(11011)(33)(1B)102816 (0.375)(0.011)(0.3)(0.6)102816 (174.25)(10101110.01)(256.2)(AE.4)第1页/共82页第二页，共83页。816 (65634)(6B9C)34 (121.02)(100.032)第2页/共82页第三页，共83页。第3页/共82页第四页，共83页。第4页/共82页第五页，共83页。FA PA ABABFA第5页/共82页第六页，共83页。ABCABCA B C0000000111010110

2、110010011101001100011111ABC()()()ABCAB CAB CAB CAB CABC第6页/共82页第七页，共83页。1FABCDE第7页/共82页第八页，共83页。2FABCDE第8页/共82页第九页，共83页。3FABCDEF4FABC DEF第9页/共82页第十页，共83页。FAB CD第10页/共82页第十一页，共83页。()()()()()()()()()()=FABCAB ABCABCABCABAB ABAB ABAB交换律常见公式其他(qt)方法？第11页/共82页第十二页，共83页。=m（）=0第12页/共82页第十三页，共83页。F(A,B,C,D)

3、其它(qt)解法？第13页/共82页第十四页，共83页。第14页/共82页第十五页，共83页。其它(qt)解法？第15页/共82页第十六页，共83页。其它(qt)解法？第16页/共82页第十七页，共83页。第17页/共82页第十八页，共83页。第18页/共82页第十九页，共83页。第19页/共82页第二十页，共83页。ABCDFABCDF00000100010001010011001001010d001101011d010001100d010111101d011011110d011111111d第20页/共82页第二十一页，共83页。第21页/共82页第二十二页，共83页。第22页/共82页第

4、二十三页，共83页。第23页/共82页第二十四页，共83页。全减器AA第24页/共82页第二十五页，共83页。全加器第25页/共82页第二十六页，共83页。AA第26页/共82页第二十七页，共83页。第27页/共82页第二十八页，共83页。ABCFG000000010101001011011000010110110101111016题真值表第28页/共82页第二十九页，共83页。第29页/共82页第三十页，共83页。第30页/共82页第三十一页，共83页。MABCFG00000000011000101000110101001001010101100101111 1100000100111101

5、011101101110010110100111000111111第31页/共82页第三十二页，共83页。电路图略第32页/共82页第三十三页，共83页。 f:OUT STD_LOGIC);END above5;ARCHITECTURE behave OF above5 IS第33页/共82页第三十四页，共83页。第34页/共82页第三十五页，共83页。第35页/共82页第三十六页，共83页。第36页/共82页第三十七页，共83页。DBADCBAFACDABDBFAAF DDFDDF第37页/共82页第三十八页，共83页。)(DBDACBAFAAFBBFDDF BDDAABCBAFBDDACD

6、ACBAF第38页/共82页第三十九页，共83页。第39页/共82页第四十页，共83页。第40页/共82页第四十一页，共83页。第41页/共82页第四十二页，共83页。Qn+111Qn10101000dRSQ第42页/共82页第四十三页，共83页。现态现态Qn触发信号触发信号次态次态Qn+1说说 明明RS0000状态保持状态保持10010011置置110110100置置01100011d状态不定状态不定111d次态真值表次态方程(fngchng)为： n+1nQ=S+RQRS=0第43页/共82页第四十四页，共83页。Q第44页/共82页第四十五页，共83页。解：注意直接复位和直接置位信号(x

7、nho)不受CP控制，具有优先控制作用。第45页/共82页第四十六页，共83页。1,nnnKAJAQAQAQA1,nnnKAJAQAQAQ1,nnnnnDAQBQQDAQBQ（b）（c）（a）第46页/共82页第四十七页，共83页。Qx01A E/0 D/1BA/1F/0CC/0A/1DB/0A/1ED/1C/0FC/0D/1G H/1G/1HC/1B/1Qx01A D/dC/0BD/1E/dCd/dE/1DA/0C/dEB/1C/d表5-37表5-38第47页/共82页第四十八页，共83页。CHBGBCDEFGHCBAFEDGCEADCEBEADCFADCBCBAD第48页/共82页第四十九

8、页，共83页。Qx01a b/0a/1ba/1c/0cc/0a/1de/1d/1ed/1b/d第49页/共82页第五十页，共83页。BCDECEBDBDCECEBCDA第50页/共82页第五十一页，共83页。相容类相容类覆盖覆盖闭合闭合A AB BC CD DE EX=0X=0X=1X=1ADADA A D D ADADC CBCBCB BC C D DE ECECE C C E EB BCECEQx01a a/0b/0ba/1c/1cb/1c/1第51页/共82页第五十二页，共83页。表5-37表5-38Qx01A A/0B/0BC/0B/0CD/0B/0DB/1A/0Qx01AB/0E/0

9、BD/0A/1CD/0A/0DB/1C/1EA/0A/0第52页/共82页第五十三页，共83页。Qx01A A/0B/0BC/0B/0CD/0B/0DB/1A/0第53页/共82页第五十四页，共83页。Qx01A A/0B/0BC/0B/0CD/0B/0DB/1A/0Qx0100 00/001/00110/001/01011/001/01101/100/0第54页/共82页第五十五页，共83页。Qx01AB/0E/0BD/0A/1CD/1A/0DB/1C/1EA/0A/0第55页/共82页第五十六页，共83页。第56页/共82页第五十七页，共83页。12D =Q A21221D =Q Q A=

10、AQ +AQ21Y=AQ Q 第57页/共82页第五十八页，共83页。12D =Q A21221D =Q Q A=AQ +AQ21Y=AQ Q“1111”检测器 表格法请自己(zj)练习 第58页/共82页第五十九页，共83页。第59页/共82页第六十页，共83页。第60页/共82页第六十一页，共83页。LDLDLDLD第61页/共82页第六十二页，共83页。第62页/共82页第六十三页，共83页。第63页/共82页第六十四页，共83页。 第64页/共82页第六十五页，共83页。（注意：序列允许(ynx)重叠）第65页/共82页第六十六页，共83页。n+110Q=xQn+10Q=x1Z=xQ

11、第66页/共82页第六十七页，共83页。n+1111001001Q=xQxQ (Q +Q )=xQ QxQ Qn+100000Q=x=x(Q +Q )=xQxQ10J =xQ001K =xQ =x+Q 0J =x0K =x 第67页/共82页第六十八页，共83页。v功能：16进制计数(j sh)器v信号作用：vclock：时钟vclear：异步清零vcount：计数(j sh)控制vq：状态输出第68页/共82页第六十九页，共83页。第69页/共82页第七十页，共83页。 IF (iq =9) AND (ent=1) THEN rco=1; ELSE rco=0; END IF; END PR

12、OCESS; q=iq;END ONE;第70页/共82页第七十一页，共83页。第71页/共82页第七十二页，共83页。statedin=0din=1S1S1/0S2/0S2S3/0S2/0S3S3/0S1/1第72页/共82页第七十三页，共83页。10F20F30F40F第73页/共82页第七十四页，共83页。译码输出(shch)端，为低电平有效的译码输出(shch)端。50F1E10FDCBAF10CDBAFDCBAFDCBAF04030210F40F第74页/共82页第七十五页，共83页。第75页/共82页第七十六页，共83页。X0Z2 Z1 Z0时，输出(shch)Y=1。综上分析，该电路实现的是判断两个3位二进制数值是否相等的数值比较器，当输入X=Z 时，输出(shch)Y=0；否则，Y=1。001SSS1230S0Y01Y7Y7Y2Y1Y1第76页/共82页第七十七页，共83页。第77页/共82页第七十八页，共83页。DDABCDCABCDBADCBABCDADCBADCBADCB