数字逻辑电路第6章时序逻辑电路-5_第1页
数字逻辑电路第6章时序逻辑电路-5_第2页
数字逻辑电路第6章时序逻辑电路-5_第3页
数字逻辑电路第6章时序逻辑电路-5_第4页
数字逻辑电路第6章时序逻辑电路-5_第5页
已阅读5页,还剩38页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSI时序电路模块的应用时序电路模块的应用 6.1 计数器计数器 6.2 寄存器寄存器 6.3 移位寄存器型计数器移位寄存器型计数器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 寄存器是另一种常用的时序逻辑电路,主要用于对数据进行寄存和移位。寄存器可分为两大类:基本寄存器和移位寄存器。 基本寄存器只能寄存数据,其特点是:数据并行输入、并行输出。移位寄存器不仅可以寄存数据,还可以对数据进行移位,数据在

2、移位脉冲的控制下依次逐位左移或右移。移位寄存器有四种不同的工作方式:并行输入/并行输出、并行输入/串行输出、串行输入/并行输出、串行输入/串行输出。6.2 寄寄 存存 器器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.2.1 基本寄存器基本寄存器 图545所示是由四个下降沿触发的边沿D触发器构成的四位基本寄存器。它的工作原理很简单:当CP的下降沿到来时,加在D3、D2、D1、D0上的四位并行数据就被送入到四个触发器的Q3、Q2、Q1、Q0输出端,在下一个CP的下降沿到来之前,这些数据一直寄存在输出端。各个触发器的状态方程如下: Qn+13

3、=D3, Qn+12=D2 Qn+1=D1, Qn+10=D0 当CP的下降沿到来时) 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图545 四位基本寄存器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.2.2 移位寄存器移位寄存器 按照数据移位的特点,移位寄存器可分为单向移位寄存器和双向移位寄存器。单向移位寄存器只能进行单方向的数据移位,有右移和左移两种。双向移位寄存器在控制信号的作用下可进行向右和向左两个方向的数据移位。移位寄存器不仅可以用来寄存数据,还广泛应用于数据的串行/并行转换

4、、数值运算等。 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 1.单向移位寄存器单向移位寄存器 图546所示为一个四位右移寄存器。数据从串行输入端中输入,在移位脉冲的作用下逐位右移,第一个CP下降沿到来时,第一位数据被移进第一个触发器的输出端Q0;第二个CP下降沿到来时,第二位数据被移进第一个触发器的输出端Q0,第一位数据被移到第二个触发器的输出端Q1;第三个CP下降沿到来时,第三位数据被移进第一个触发器的输出端Q0,第二位数据被移到第二个触发器的输出端Q1,第一位数据被移到第三个触发器的输出端Q2; 第第6章章 常用时序逻辑电路及常用时序逻

5、辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 第四个CP下降沿到来时,第四位数据被移进第一个触发器的输出端Q0,第三位数据被移到第二个触发器的输出端Q1,第二位数据被移到第三个触发器的输出端Q2,第一位数据被移到第四个触发器的输出端Q3。由此可见,在移位脉冲的作用下,可以从其中一个触发器的输出端串行输出数据,也可以经过四个移位脉冲后,从四个触发器的输出端并行输出数据。该寄存器有串行输入/串行输出、串行输入/并行输出两种工作方式。 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图546 右移寄存器图547 图546所示右移寄存器的时

6、序图 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 触发器的状态方程为n 1n32n 1n21n 1n10n 10inQQQQQQQQ(当CP的下降沿到来时) 图548所示是一个四位左移寄存器,其工作原理和图546所示的右移寄存器相似。不同之处在于:在图548所示寄存器中,数据是逐位左移的;在图546所示寄存器中,数据是逐位右移的。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图548 左移寄存器当CP的下降沿到来时触发器的状态方程如下:n 1n 1n3in23n 1nn 1n1201QD

7、,QQQQ ,QQ 在图546和图548所示的移位寄存器中,数据都是串行输入的,既可以串行输出也可以并行输出,可以实现数据的串行/并行转换。图549所示是一个数据并行输入、串行输出的移位寄存器,它可以实现数据的并行/串行转换。第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图549 并入/串出移位寄存器 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图550 图549所示寄存器 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 当 时,数据可以从

8、D0、D1、D2、D3端并行输入。当 时,在移位脉冲CP的控制下,数据逐位右移,进行串行输出。因此,此寄存器可以实现数据的并行/串行转换,图550所示是它的时序图。 n 1n323n 1n212n 1n101n 100QS/LQS/LQQS/LQS/LQQS/LQS/LQQDS/L=0S/L=1当CP的下降沿到来时,由图5-49写出触发器的状态方程如下:第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2.双向移位寄存器双向移位寄存器 图551所示是一个双向移位寄存器,利用它可以对数据进行逐位右移,也可以对数据进行逐位左移。 图551 双向移位寄

9、存器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 触发器的状态方程为 n 1n32inn 1nn213n 1nn102n 1nn0in1QR /LQR /LQQR /LQR /LQQR /LQR /LQQR /LQR /LQ(当CP的下降沿到来时) 当 时:R/L=0n 1n 1n3in23n 1nn 1n1201QD ,QQQQ ,QQ(当CP的下降沿到来时) 此时,在移位脉冲CP的控制下,数据逐位左移。 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 当 时: R/L=1n 1nn 1n3

10、221n 1nn 1100inQD ,QQQQ ,QQ(当CP的下降沿到来时) 此时,在移位脉冲CP的控制下,数据逐位右移。图552所示为寄存器的时序图,图中假设触发器的初始状态为0000。图552 图551所示寄存器的时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.2.3 MSI寄存器模块及应用寄存器模块及应用 1.74164MSI八位单向移位寄存器八位单向移位寄存器 74164MSI是具有异步清零功能的八位串行输入/并行输出单向移位寄存器,它的逻辑符号如图553所示。图中, 是异步清零端;A和B是串行数据输入端;Q0Q7是数据并行

11、输出端;CLK是移位脉冲输入端。CLRn 1n 1nn 1n00021n 1nn 1nn 1n324354n 1nn 1n6576QA B,QQQQQQ ,QQQQQQ ,QQ(当CP的上升沿到来时) 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图553 74164MSI八位单向移位寄存器 (a)国标符号;(b)惯用模块符号第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表512 74164MSI八位单向移位寄存功能表 图554 74164MSI八位单向移位寄存器的时序图第第6章章 常用时序

12、逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2. 74194MSI四位双向移位寄存器四位双向移位寄存器 74194MSI是四位双向移位寄存器,数据可串行输入也可并行输入,可串行输出也可并行输出,同时具有保持和异步清零功能,它的逻辑符号如图555所示。 是异步清零端;SR是右移串行数据输入端;SL是左移串行数据输入端;D0D7是并行数据输入端;Q0Q7 是数据并行输出端;CLK是移位脉冲输入端;S0和S1是工作模式选择端。CLR第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图555 74194MSI四位双向移位

13、寄存器 (a)国标符号;(b)惯用模块符号第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 表513 74194MSI四位双向移位寄存器功能表第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 74194MSI的工作模式如下:(1)当S1=0、S0=0时,为保持工作模式:n 1nn 1n3322n 1nn 1n1100QD ,QQQQ ,QQ(2)当S1=0、S0=1时,为右移工作模式:n 1nn 1n3221n 1nn 1100RQD ,QQQQ ,QS (3)当S1=1、S0=0时,为左移工作模式

14、: n 1n 1n3L23n 1nn 1n1201QS ,QQQQ ,QQ(4)当S1=1、S0=1时,为并行输入工作模式:n 1n 13322n 1n 11100QD ,QDQD ,QD 图556为74194MSI四位双向移位寄存器的时序图。 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图556 74194MSI四位双向移位寄存器的时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 3.MSI寄存器模块的应用寄存器模块的应用 MSI寄存器模块的用途很广泛,比较常用的有延时控制、序列发生与

15、检测、串行/并行数据转换等。 1) 延时控制 利用串行输入/串行输出的MSI寄存器模块可以产生一定数量的延时。图557(a)所示是由74164构成的结构非常简单的延时电路,时序图如图557(b)所示。图557(a)中,数据从74164的两个串行输入端输入,从第i个(i=0,1,7)输出端Qi输出,需要经过i+1个移位脉冲。假设移位脉冲的周期为T,则输出的延时为(i+1)T。 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图557 用74164进行延时控制 (a)逻辑电路;(b)时序图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI

16、时序电路模块的应用时序电路模块的应用 2) 序列检测 图558所示是一个由74194双向移位寄存器构成的序列检测电路。在电路中,74194工作于右移方式,数据序列Din 由SR端逐位右移输入,输出为 只有当Din 、Q0、Q1、Q2、Q3分别为1、1、0、1、1时,输出Y才为1,因此可以用这一电路检测序列11011。1in023Y=D Q Q Q Q第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图558 序列检测电路第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 5.3 移位寄存器型计数器移位

17、寄存器型计数器 移位寄存器型计数器是在移位寄存器的基础上,通过增加反馈构成的。图5-59所示是移位寄存器型计数器的逻辑结构图。环型计数器和扭环型计数器是两种最常用的移位寄存器型计数器。图559 移位寄存器型计数器逻辑结构图 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 1.环型计数器环型计数器 基本的环型计数器是将移位寄存器中最后一级的Q输出端直接反馈连接到串行输入端构成的。图560是一个由四个下降沿触发的边沿D触发器组成的基本环型计数器。图560 环型计数器第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电

18、路模块的应用 表514和图561所示分别是计数器的状态转换表和状态转换图。 触发器的状态方程为n 1nn 1n3221n 1nn 1n1003QQ ,QQQQ ,QQ(当CP的下降沿到来时) 表514 图560所示环型计数器的状态转换表 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图561 图560所示环型计数器的状态转换图 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 上面的状态转换图中共有六个循环,计数器正常工作时只能选用其中的一个循环(比如由0001、0010、0100、1000构成

19、的循环)。被选中的循环是有效循环,其余循环都是无效循环。由于有无效循环,因此该计数器不能自启动。 图562所示是经过修改的、能够自启动的环型计数器;图563是由74194构成的能够自启动的环型计数器。它们的状态转换图如图564所示。 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图562 修改的能自启动的环型计数器 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 图563 由74194构成的能自启动的环型计数器 第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序

20、电路模块的应用 图564 自启动环型计数器的状态转换图第第6章章 常用时序逻辑电路及常用时序逻辑电路及MSIMSI时序电路模块的应用时序电路模块的应用 2. 扭环型计数器扭环型计数器 在环型计数器中,有效循环只包含了很少的状态(有效状态),其余多数的状态都没有利用,是无效状态,状态的利用率很低。扭环型计数器(也称为Johnson计数器)是在不改变移位寄存器内部结构的条件下,为了提高计数器状态的利用率而设计出来的。基本的扭环型计数器和基本环型计数器不同的地方是,将移位寄存器中最后一级的Q而不是Q输出端直接反馈连接到串行输入端。图565所示是一个由四个下降沿触发的边沿D触发器组成的基本扭环型计数器。第第6章章 常用时序逻辑电路及常用时序

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论