第20章门电路和组合逻辑电路

1、2022-6-1912022-6-1922022-6-1932022-6-194 tt2022-6-195 脉冲跃变后的值比初始值高脉冲跃变后的值比初始值高脉冲跃变后的值比初始值低脉冲跃变后的值比初始值低0+3V0-3V0+3V0-3V2022-6-196 A0.9A0.5A0.1AtptrtfT2022-6-197R导通导通截止截止S3V0VSRRD3V0V2022-6-198饱和饱和3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC3V0V2022-6-199 所谓门就是一种开关，它能按照一定的条件去所谓门就是一种开关，它能按照一定的条件去控制信

2、号的通过或不通过。控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果关系因果关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。 基本逻辑关系为基本逻辑关系为三种。三种。2022-6-1910220V+- Y = A B000101110100ABYBYA2022-6-1911BY220VA+- Y = A + B000111110110ABY2022-6-1912101AY0Y220VA+-R2022-6-19132022-6-1914 电平的高低一电平的高低一般用般用“1”和和“0”两种状态区别，若两种状态区别，若规

3、定规定高电平为高电平为“1”，低电平为低电平为“0”则称则称为为正逻辑正逻辑。反之则。反之则称为称为负逻辑负逻辑。若无。若无特殊说明，均采用特殊说明，均采用正逻辑。正逻辑。100VUCC高电平高电平低电平低电平2022-6-1915输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V2022-6-1916逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“

4、1”Y=A B C&ABYC00000010101011001000011001001111ABYC2022-6-19170V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。2022-6-1918（3） 逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 1000000111011110110010

5、11101011111ABYC2022-6-1919+UCC-UBBARKRBRCYT 1 0饱和饱和逻辑表达式：逻辑表达式：Y= A“0”10“1”“0”“1”AY逻辑符号逻辑符号1AY2022-6-1920有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y2022-6-1921有有“1”出出“0”，全，全“0”出出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C2022-6-1922&AB&

6、;CD1Y 1YABC 1DY=A B + C D2022-6-1923ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y22022-6-1924&ABY1 1ABY3 1ABY4&ABY2ABY1Y2Y3Y4信号输入端信号输入端控制端控制端控制端为控制端为高电平高电平时，与门、与非时，与门、与非门开门门开门控制端为控制端为低电平低电平时，或门、或非时，或门、或非门开门门开门2022-6-1925Y&1.BA&C101AAY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号=

7、A = A2022-6-1926Y&1.BA&C011设：设：C=0选通选通B信号信号BY=AC BC= B = B2022-6-19272022-6-1928 T4Y R3B R4R2R1 T3T2+5V T1AD1D2D3A2A1BC2022-6-1929 T4Y R3B R4R2R1 T3T2+5V T1AD1D2D3“1”(3.6V)4.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低低“0”1V2022-6-1930 T4Y R3B R4R2R1 T3T2+5V T1AD1D2D31V(0.3V)“1”“0”输入有低输入有低“0”输出为输出

8、为高高“1” 流过流过 E结的电结的电流为正向电流流为正向电流VY 5-0.7-0.7 =3.6V5V2022-6-1931111001001110ABYY=A BY&AB2022-6-1932 74LS00 四四2输入与非门输入与非门 74LS04六反相器六反相器 74LS20 双双4输入与非门输入与非门常用常用TTL与非门集成电路与非门集成电路GND1B1A1Y2B2A2Y123414131211+UCC10985673B 3A 3Y4B 4A 4Y74LS00引脚图引脚图2022-6-19332022-6-19342022-6-1935 2022-6-1936G2iOHiIHiI

9、HG1G3 G2iOLiILiILG1G3 图图(a)图图(b)2022-6-193750%50%tpd1tpd2ttt p pd d1 1p pd d2 2p pd d2 2输入波形输入波形ui输出波形输出波形uO2022-6-1938E控制端控制端 D“1” 三态门的输出端除了有高、低电平之外，三态门的输出端除了有高、低电平之外，还有第三种状态，即高阻状态。还有第三种状态，即高阻状态。 T4Y R3B R4R2R1 T3T2+5V T1AD32022-6-1939 T4Y R3B R4R2R1 T3T2+5V T1AD3E控制端控制端 D“0”1V1V2022-6-1940&YEB

10、A逻辑符号逻辑符号EN 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表2022-6-1941 只要使使能端只要使使能端E1、E2、E3在时间上互相在时间上互相错开，这样就可以用错开，这样就可以用同一公用总线分时地同一公用总线分时地传送不同数据。传送不同数据。 每一时刻最多只每一时刻最多只有一个三态门接到总有一个三态门接到总线上，其余各门均处线上，其余各门均处于高阻悬空状态。于高阻悬空状态。“1”“0”“0”A1 B1ENENEN2022-6-19422022-6-1943&AY+UCC 1AY&AY 1AY2022-

11、6-19442022-6-1945AAAA100011AAAAAAAAAA 01AAAAABBAABBA2022-6-1946CBABCAAA)()(CBACBA )()(CBACBACABACBA)()()()(CABACBA)()(CABABCBCAA)(BCBCA)(1BCAA+1=1 A A=A.2022-6-1947110011111100BABABABA列状态表证明：列状态表证明：AB0001101111100100ABBABABABA00002022-6-1948证明证明：BAAABA)(A+AB = ABAABABAAABBAA)(BABAA （3）（4）ABABA)(ABAA

12、B)(（5）（6）2022-6-1949下面举例说明这四种表示方法。下面举例说明这四种表示方法。2022-6-1950 设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0” 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 12022-6-1951取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”(1)由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式一种组合中，输入变一种组合中，输入变量之间是量之间是“与与”关系，关系， 0 0 0 0 C 0

13、 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1对应于对应于Y=1，2022-6-1952ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 12022-6-1953YCBA&1CBAABCCBACBACBAY2022-6-19542022-6-1955(2)应用应用“与非与非”门构成门构成“或或”门门电路电路(1) 应用应用“与非与非”门构成门构成“与与”门电路门电路AY&B&BAY&由逻辑代数运算法则：由逻辑代数运算法则

14、：ABABY由逻辑代数运算法则：由逻辑代数运算法则：BABABAY2022-6-1956&YAYBA&AY 由逻辑代数运算法则：由逻辑代数运算法则：BABABAY2022-6-1957例例1：化简化简CABCBACBAABCY)()(BBCABBACCAAC A例例2：化简化简CBCAABY)(AACBCAABCBACACABABCAAB2022-6-1958BABAA例例3：化简化简CBACBAABCYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例例4：化简化简2022-6-1959例例5：化简化简DBCDCBADABABCYDBAB

15、CDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB2022-6-19602022-6-1961BA0101BABABABABCA00100m01 11 101m3m2m4m5m7m6mAB000m01 11 101m3m2m4m5m7m6mCD0001111012m13m15m14m8m9m11m10m2022-6-1962ABC001001 11 101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 12022-6-1963ABC001001

16、 11 101111ABCCBACBACBAY2022-6-1964ABC001001 11 101111ABCCABCBABCAY用卡诺图表示并化简。用卡诺图表示并化简。解：解：1.卡诺图卡诺图2.合并最小项合并最小项3.写出最简写出最简“与或与或”逻辑式逻辑式画卡诺图，圈画卡诺图，圈“1”2022-6-1965ABC001001 11 101111三个圈最小项分别为：三个圈最小项分别为：合并最小项合并最小项ABCCBAABCBCACABABC BCACABABACBCY画卡诺图，圈画卡诺图，圈“1”2022-6-196600ABC1001 11 101111解：解：CACBYAB0001

17、11 10CD000111101111DBY CBABCACBACBAY(1)(2)DCBADCBADCBADCBAY2022-6-1967解：解：DBAYAB0001 11 10CD000111101DBDBCBAAY1111111112022-6-19682022-6-1969确定确定2022-6-1970Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.逐级递推逐级递推2022-6-1971反演律反演律反演律反演律2022-6-1972ABY001 100111001=A B2022-6-1973.A B.Y = AB AB .AB

18、.BAYA B = AB +AB2022-6-1974=A B =1ABY逻辑符号逻辑符号=A BABY001 1001001112022-6-19752022-6-1976 (取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1” 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1对应于对应于Y=1，2022-6-1977CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC001001 11 101111 0 0 0 0 C Y0 0 1 10 1 0 10 1 1 0

19、1 0 0 11 0 1 01 1 0 01 1 1 12022-6-1978YCBA01100111110&1010BCACBACBACBAY 2022-6-1979 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。2022-6-19800111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G22022-6-1981ABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 101111ACBCAB1

20、G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 00111 0 0 1 0A B C G1 G2 100011 0 12022-6-1982ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC001001111011112022-6-1983A BCA BC&G1G2ACBCAB1 GACBCAB ABCCBACBACBA2 G2022-6-198420.7 加法器加法器2022-6-19850 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加

21、器实现2022-6-19862022-6-1987A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABAS.ABSCABC 2022-6-1988输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi2022-6-19891iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 12022-6-19901ii1iiiii

22、CACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1Si2022-6-1991 例例：用：用4 4个一位全加器组成一个逻辑电路以实现两个一位全加器组成一个逻辑电路以实现两个四位二进制数个四位二进制数A1101A1101和和B1011B1011的加法运算。的加法运算。和数和数S=11000（十进制为（十进制为24）2022-6-199203CO0303CIPQ03CO0303CIPQ03CO0303CIPQA0A1A2A3B0B1B2B3CI0123A4A5A6A7B4B5B6B74567CO4 4位加法器位加法器4 4位加法器扩展组成位加法器扩展组成8 8位加法

23、器位加法器2022-6-1993 n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信息。个信息。2022-6-1994编码器编码器2022-6-1995 2022-6-19960 0 01 0 0I0I1I2I3I5I6I输入输入输输 出出Y2 Y1 Y02022-6-1997Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1

24、+ I3+ I5 + I72022-6-199810000000111I7I6I5I4I3I1I2Y2Y1Y02022-6-1999表示十进制数表示十进制数10个个编码器编码器2022-6-19100 000111010000111100011011000000001112022-6-19101Y3 = I8+I92022-6-1910210000000011101101001& 1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I92022-6-1910398983.IIIIY 765476542IIIIIIIIY 763276321IIIIIIIIY 9753

25、1975310IIIIIIIIIIY 7I2022-6-19104十键十键84218421码编码器的逻辑图码编码器的逻辑图+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S92022-6-191052022-6-191062022-6-19107GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 82022-6-191082022-6-19109 输输 入入A B CY0 Y1 Y2 Y

26、3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输输 出出2022-6-19110Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C2022-6-19111CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC2022-6-191120AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE2022-6-191130AS 2-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE00脱离总线脱离总线数据数据2022-6-1911474LS139型译码器型译码器(a) 外引线排列图；外引线排列图；(b) 逻辑图逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161