嵌入式系统接口设计及应用

1、核心板设计核心板设计本课程的主要内容本课程的主要内容Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院u说明：说明：MEMC是是MEMORY Controller，等等。，等等。MPUMPUS3C44B0S3C44B0: :MEMCMEMCLCDCLCDCUARTCUARTCIICCIICCIISCIISCSIOCSIOCADCCADCCPWMCPWMCRTCCRTCCFLASHFLASH29LV160B29LV160B2

2、MB2MBSDRAMSDRAMHY57-HY57-V561620V5616208MB8MB电源电源电路电路：2.5V2.5V3.3V3.3V复位复位时钟时钟JTAGJTAGAB/DB/CBAB/DB/CBAB/DB/CBAB/DB/CB控制控制电源电源Embedded System Interface Design and Application信息信息学院学院uARM处理器与外部存储器（处理器与外部存储器（Flash和和SDRAM）的接）的接口技术是嵌入式最小系统硬件设计的关键。选择合理口技术是嵌入式最小系统硬件设计的关键。选择合理的接口方式，可以有效的提升嵌入式系统的整体性能的接口方式，可

3、以有效的提升嵌入式系统的整体性能。uFlash存储模块存储模块存放启动代码、操作系统和用户存放启动代码、操作系统和用户应用程序代码。应用程序代码。uSDRAM模块模块为系统运行提供动态存储空间（内存为系统运行提供动态存储空间（内存），是系统代码运行的主要区域。），是系统代码运行的主要区域。u复位模块复位模块实现对系统的复位操作。实现对系统的复位操作。u时钟模块时钟模块提供基本时钟，经提供基本时钟，经ARM内部锁相环进行内部锁相环进行倍频，以提供系统各模块运行所需的时钟频率输入。倍频，以提供系统各模块运行所需的时钟频率输入。uJTAG模块模块实现对程序代码的下载和调试。实现对程序代码的下载和调试

4、。Embedded System Interface Design and Application信息信息学院学院uDataSheet：S3C44B0.PDFuS3C44B0的的总线结构总线结构lCPU AHB MEM/LCD/ /DMA/BDMAlCPU AHB BDMA APB UART/IIC/ IIS/Embedded System Interface Design and Application信息信息学院学院uS3C44B0的总线结构的总线结构lCPU AHB MEMC/LCDC/DMAC/BDMAClCPU AHB BDMA APB UART/IIC/u仿照仿照S3C44B0的总

5、线结构规划开发板的总线结构的总线结构规划开发板的总线结构lS3C44B0 MEM/LCD/DMA/BDMA/Net/lS3C44B0 BUFFER/nWAIT KBD/LED/Embedded System Interface Design and Application信息信息学院学院u整体图整体图Embedded System Interface Design and Application信息信息学院学院u1-40PinEmbedded System Interface Design and Application信息信息学院学院u41-80PinEmbedded System Inte

6、rface Design and Application信息信息学院学院u81-120PinEmbedded System Interface Design and Application信息信息学院学院u121-160PinEmbedded System Interface Design and Application信息信息学院学院No. Pin Name Default Function1ADDR3 ADDR32ADDR2 ADDR23ADDR1 ADDR14ADDR0/GPA0 ADDR05nCAS0 nCAS06nCAS1 nCAS17nCAS2:nSCAS/GPB2 nSCAS8n

7、CAS3:nSRAS/GPB3 nSRAS9VDDIO VDDIO10VSSIO VSSIO11nBE0:nWBE0:DQM0 DQM012nBE1:nWBE1:DQM1 DQM113nBE2:nWBE2:DQM2/GPB4 DQM2Embedded System Interface Design and Application信息信息学院学院BUS CONTROLLER :OM1:0 ADDR24:0 DATA31:0 nGCS7:0 nWE nWBE3:0 nBE3:0 nOE nXBREQ nXBACK nWAIT ENDIAN DRAM/SDRAM/SRAM :Embedded Sys

8、tem Interface Design and Application信息信息学院学院u对芯片对芯片引脚按功引脚按功能进行分能进行分类，重新类，重新建立原理建立原理图库图库Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院uARM7TDMI核、工作频率核、工作频率66MHz；u8KB Cache，外部存储器控制

9、器，可作，外部存储器控制器，可作SRAM；uLCD控制器；控制器；u4个个DMA通道；通道；u串行通信控制器：串行通信控制器：2通道通道UART、1个多主个多主I2C总线控总线控制器、制器、1个个IIS总线控制器；总线控制器；u5通道通道PWM定时器及一个内部定时器；定时器及一个内部定时器；u71个通用个通用I/O口；口；u8个外部中断源；个外部中断源；u8通道通道10位位ADC；u实时时钟实时时钟RTC等。等。Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and

10、 Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院1 封装封装:160 LQFP / 160 FBGA2 管脚描述管脚描述(1)OM1:0: 输入输入OM1:0设置设置S3C44B0X在测试模式和确定在测试模式和确定nGCS0的的总线宽度总线宽度,逻辑电平在复位期间由这些管

11、脚的上拉下拉电阻确定逻辑电平在复位期间由这些管脚的上拉下拉电阻确定.00:8-bit 01:16-bit 10:32-bit 11:Test mode(2)ADDR24:0 输出输出: 地址总线输出相应段的存储器地址地址总线输出相应段的存储器地址.(3)DATA31:0 输入输出输入输出:数据总线数据总线,总线宽度可编程为总线宽度可编程为8/16/32 位位(4)nGCS7:0 输出输出:芯片选择芯片选择,当存储器地址在相应段的地址区域时被当存储器地址在相应段的地址区域时被激活激活.存取周期和段尺寸可编程存取周期和段尺寸可编程.(5)nWE 输出输出:写允许信号写允许信号,指示当前的总线周期为

12、写周期指示当前的总线周期为写周期.(6)nWBE3:0 输出输出: 写字节允许信号写字节允许信号(7)nBE3:0 输出输出:在使用在使用SRAM情况下字节允许信号情况下字节允许信号.(8)nOE输出输出:读允许信号读允许信号,指示当前的总线周期为读周期指示当前的总线周期为读周期.(9)nXBREQ 输入输入: nXBREQ 总线控制请求信号，允许另一个总线控制总线控制请求信号，允许另一个总线控制Embedded System Interface Design and Application信息信息学院学院信号信号类型类型 描述描述OM1 : 0I1 : 000011011设置模式设置模式 n

13、GCS0 DB=8位位nGCS0 DB=16位位 nGCS0 DB=32位位 TestADDR24 : 0O地址总线。地址总线。DATA31 : 0IO 数据总线：存储器存取时，可编程为数据总线：存储器存取时，可编程为/32位。位。nGCS7 : 0O通用片选，通用片选，nGCS7:0=BANK70，nGCSn有效时有效时BANKn被选被选中中nWEO写使能，指示当前总线周期为写周期。写使能，指示当前总线周期为写周期。nWBE3 : 0O写字节使能，控制存储器存取。写字节使能，控制存储器存取。nBE3 : 0O高字节高字节/低字节使能，低字节使能，SRAM使用。使用。nOEO输出使能，指示当前

14、总线周期为读周期。输出使能，指示当前总线周期为读周期。nXBREOI总线保持请求，允许另一个主控器请求本地总线控制。总线保持请求，允许另一个主控器请求本地总线控制。nXBACKO总线保持应答，表示释总线保持应答，表示释放总线，另一个主控器获得总线控制权。放总线，另一个主控器获得总线控制权。nWAITIL请求插入一个等待周期。请求插入一个等待周期。ENDIANI存储器模式：存储器模式：1为大端模为大端模式式(Big Endian)、0为小端模为小端模式式(Little Endian)符号描述符号描述I：输入；：输入；O：输出；输出；L：低电平；：低电平；H高电平；高电平；U：上升沿；：上升沿；D

15、：下降沿；：下降沿；P：脉冲；：脉冲；Embedded System Interface Design and Application信息信息学院学院信号信号类型类型 描述描述nRAS1 : 0 O行地址锁存信号行地址锁存信号nCAS3 : 0 O列地址锁存信号列地址锁存信号nSRASOSDRAM行地址锁存信号行地址锁存信号nSCASOSDRAM列地址锁存信号列地址锁存信号nSCS1 : 0 OSDRAM片选信号片选信号DQM3 : 0 OSDRAM数据输入输出屏蔽信号数据输入输出屏蔽信号SCLKOSDRAM时钟时钟SCKEOSDRAM时钟使能信号时钟使能信号Embedded System I

16、nterface Design and Application信息信息学院学院u在基于在基于ARM核的嵌入式应用系统中，一般包含多种核的嵌入式应用系统中，一般包含多种类型的存储器件，如类型的存储器件，如Flash、SRAM和和SDRAM等。等。u不同类型的存储器对速度、数据宽度等要求不同。不同类型的存储器对速度、数据宽度等要求不同。u为了实现对这些不同类型的存储器进行管理，就需为了实现对这些不同类型的存储器进行管理，就需要有一个存储器管理控制器。要有一个存储器管理控制器。u典型扩展方法典型扩展方法l FLASH：使用：使用BANK0l SDRAM：使用：使用BANK6/7Embedded Sy

17、stem Interface Design and Application信息信息学院学院uS3C44B0X内部存储器控制器的作用：内部存储器控制器的作用：l 端选择：小端端选择：小端/大端（通过外部引脚选择）大端（通过外部引脚选择）l 地址空间：地址空间：32M字节字节/Bank（总共（总共256MB：8banks）l 所有所有bank都具有可编程的总线宽度（都具有可编程的总线宽度（8/16/32位）位）l 总共总共8个存储器个存储器banksl 6 个可作个可作ROM/FLASH/SRAM 映射空间的存储器映射空间的存储器bankl 2 个可用个可用FP/EDO/SDRAM 等映射空间的存

18、储器等映射空间的存储器bankl 7 个起始地址固定、大小可编程的存储器个起始地址固定、大小可编程的存储器bankl 1 个具有灵活起始地址、大小可编程的存储器个具有灵活起始地址、大小可编程的存储器bankl 对所有的存储器对所有的存储器bank，具有可编程的操作周期，具有可编程的操作周期l 采用外部等待来扩展总线周期采用外部等待来扩展总线周期l 专用专用DRAM/SDRAM 接口支持自刷新模式接口支持自刷新模式l 支持异步和同步支持异步和同步DRAMEmbedded System Interface Design and Application信息信息学院学院Embedded System

19、Interface Design and Application信息信息学院学院存储体存储体 与存储体的接口与存储体的接口Bank0 NOR Flash（BootLoader）Bank1 NAND Flash （硬盘）（硬盘）Bank2 USB接口接口（串行）（串行）Bank3 LCD显示模块显示模块（并行）（并行）Bank4 保留保留Bank5 保留保留Bank6 系统内存系统内存SDRAMBank7 保留保留Embedded System Interface Design and Application信息信息学院学院u内存类型：内存类型：SDRAM、DDR与与DDR-II、 DDR-II

20、Iu内存条的结构：有多颗芯片组成内存条的结构：有多颗芯片组成u内存条的数据宽度与内存条的数据宽度与CPU相同位宽相同位宽uCPU位宽位宽=芯片位宽芯片位宽*芯片数芯片数uCPU位宽：位宽：32bit、64bitu芯片位宽：芯片位宽：1bit16bitu芯片时钟：芯片时钟：PC66/100/133Embedded System Interface Design and Application信息信息学院学院4、8、16代表芯片位宽代表芯片位宽不同的位宽引脚不同不同的位宽引脚不同Embedded System Interface Design and Application信息信息学院学院Embe

21、dded System Interface Design and Application信息信息学院学院uSDRAM的内部是一个存储阵列，的内部是一个存储阵列，SDRAM的内部结构的内部结构是以是以Bank为单元组织的。为单元组织的。u存储阵列就如同表格一样，将数据存储阵列就如同表格一样，将数据“填充填充”到表单。到表单。和表格的检索原理一样，先指定一个行（和表格的检索原理一样，先指定一个行（Row），再），再指定一个列（指定一个列（Column），就可以准确地找到所需要的），就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。单元格，这就是内存芯片寻址的基本原理。u对于内存，这个单

22、元格可称为存储单元，那么这个对于内存，这个单元格可称为存储单元，那么这个表格（存储阵列）就是逻辑表格（存储阵列）就是逻辑 Bank（Logical Bank，下文简称下文简称L-Bank）。）。Embedded System Interface Design and Application信息信息学院学院u在在SDRAM内部分割内部分割成多个成多个L-Bank；u以前为以前为2个个L-Bank，目前都是目前都是4个个L-Bank，这也是这也是SDRAM规范中规范中的最高的最高L-Bank数量。数量。u在在DDR-II的标准中的标准中L-Bank的数量也提高的数量也提高到了到了8个。个。Embe

23、dded System Interface Design and Application信息信息学院学院u在进行寻址时就要先确定是哪个在进行寻址时就要先确定是哪个L-Bank，然后再在，然后再在这个选定的这个选定的L-Bank中选择相应的行与列进行寻址。中选择相应的行与列进行寻址。u对内存的访问，一次只能是一个对内存的访问，一次只能是一个L-Bank工作，而每工作，而每次读写的数据就是次读写的数据就是L-Bank存储阵列中一个存储阵列中一个“存储单元存储单元”的容量。在某些厂商的表述中，将的容量。在某些厂商的表述中，将L-Bank中的存储单中的存储单元称为元称为Word。uSDRAM芯片一次传

24、输率的数据量就是芯片位宽，那芯片一次传输率的数据量就是芯片位宽，那么这个存储单元的容量就是芯片的位宽（也是么这个存储单元的容量就是芯片的位宽（也是L-Bank的位宽），但要注意，这种关系也仅对的位宽），但要注意，这种关系也仅对SDRAM有效。有效。Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院1000101110Embedded System Interface Design and Application信息信息学院

25、学院Embedded System Interface Design and Application信息信息学院学院u在在SDRAM芯片内部还有一个芯片内部还有一个逻辑控制单元逻辑控制单元，并且有，并且有一个一个模式寄存器模式寄存器为其提供控制参数。因此，每次开机为其提供控制参数。因此，每次开机时时SDRAM都要先对这个控制逻辑核心进行初始化。都要先对这个控制逻辑核心进行初始化。u关键是：寄存器的信息由地址线来提供。过程如下：关键是：寄存器的信息由地址线来提供。过程如下：Embedded System Interface Design and Application信息信息学院学院u地址线提供

26、不同的地址线提供不同的0/1信号来获得不同的参数。信号来获得不同的参数。Embedded System Interface Design and Application信息信息学院学院u行有效：初始化完成后行有效：初始化完成后要想对一个要想对一个L-Bank中的中的阵列进行寻址：首先就要阵列进行寻址：首先就要确定行（确定行（Row），使之处），使之处于活动状态（于活动状态（Active）；）；然后再确定然后再确定L-Bank定址，定址，但它们与行有效可以同时但它们与行有效可以同时进行。进行。Embedded System Interface Design and Application信息信息

27、学院学院u列有效：行地址建立列有效：行地址建立后，就要对列地址进行后，就要对列地址进行寻址了。地址线仍然是寻址了。地址线仍然是行地址所用的行地址所用的A0-A11，行地址与列地址线是复行地址与列地址线是复用的。用的。u读写操作：通过读写操作：通过WE#信信号表征芯片的读写状态。号表征芯片的读写状态。当当WE#有效时，是写命令；有效时，是写命令；当当WE#无效时，是读命令。无效时，是读命令。Embedded System Interface Design and Application信息信息学院学院u通过各种控制通过各种控制/地址信号的组合来完成（地址信号的组合来完成（H代表高电代表高电平，平

28、，L代表低电平，代表低电平，X表示高阻态或无效态）。除了自表示高阻态或无效态）。除了自刷新命令外，所有命令都是默认刷新命令外，所有命令都是默认CKE有效。有效。Embedded System Interface Design and Application信息信息学院学院u在发送列读写命令时必须要与行有效命令有一个间在发送列读写命令时必须要与行有效命令有一个间隔，这个间隔被定义为隔，这个间隔被定义为tRCD（RAS to CAS Delay，RAS至至CAS延迟），也可以理解为行选通周期，这应该延迟），也可以理解为行选通周期，这应该是根据芯片存储阵列电子元件响应时间（从一种状态是根据芯片存储阵

29、列电子元件响应时间（从一种状态到另一种状态变化的过程）所制定的延迟。到另一种状态变化的过程）所制定的延迟。utRCD以时钟周期（以时钟周期（tCK）数为单位，比如）数为单位，比如tRCD=2，就代表延迟周期为两个时钟周期。就代表延迟周期为两个时钟周期。Embedded System Interface Design and Application信息信息学院学院u首先，知道内存控制器要先确定一个内存条首先，知道内存控制器要先确定一个内存条P-Bank，然后才对内存条上的芯片集合进行寻址。因此要有一然后才对内存条上的芯片集合进行寻址。因此要有一个片选的信号，它一次选择一个内存条上的芯片集。个片选

30、的信号，它一次选择一个内存条上的芯片集。u接下来是对所有被选中的芯片进行统一的接下来是对所有被选中的芯片进行统一的L-Bank的的寻址，目前寻址，目前SDRAM中中L-Bank的数量最高为的数量最高为4个，所以个，所以需要需要2个个L-Bank地址信号。地址信号。u最后就是对被选中的芯片进行统一的行最后就是对被选中的芯片进行统一的行/列寻址。地列寻址。地址线数量要根据芯片的组织结构分别设计了。但在相址线数量要根据芯片的组织结构分别设计了。但在相同容量下，行数不变，只有列数会根据位宽的而变化，同容量下，行数不变，只有列数会根据位宽的而变化，位宽越大，列数越少，因为所需的存储单元减少了。位宽越大，

31、列数越少，因为所需的存储单元减少了。u找到了存储单元后，被选中的芯片就要进行统一的找到了存储单元后，被选中的芯片就要进行统一的数据传输，那么肯定要有与位宽相同数量的数据数据传输，那么肯定要有与位宽相同数量的数据I/O通道才行，所以肯定要有相应数量的数据线引脚。通道才行，所以肯定要有相应数量的数据线引脚。Embedded System Interface Design and Application信息信息学院学院u黄色时钟，红色数据，蓝色黄色时钟，红色数据，蓝色WE。Embedded System Interface Design and Application信息信息学院学院u分析分析S3C

32、44B0X的引脚并分类的引脚并分类u写出与存储器相关的引脚写出与存储器相关的引脚l数据总线：数据总线：32位位l地址总线：地址总线：26位位l控制总线：读写信号、片选信号等控制总线：读写信号、片选信号等Embedded System Interface Design and Application信息信息学院学院uSDRAM（Synchronous Dynamic Random Access Memory）是在早期）是在早期DRAM的基础上改进而的基础上改进而来的，它是同步内存，并在接口信号中引入了来的，它是同步内存，并在接口信号中引入了CLK信号，所有数据、地址和控制信号都是和信号，所有数据

33、、地址和控制信号都是和CLK上升上升沿对齐的。此外沿对齐的。此外SDRAM还在内部引入了一个命令控还在内部引入了一个命令控制器，处理器访问制器，处理器访问SDRAM都是通过向命令控制器发都是通过向命令控制器发送命令来实现的。送命令来实现的。u常用的常用的SDRAM为为8位位/16位的数据宽度，工作电压一位的数据宽度，工作电压一般为般为3.3V。主要的生产厂商、型号：。主要的生产厂商、型号：uHY57V561620/K4S561632/MT48LC16M16A2Embedded System Interface Design and Application信息信息学院学院u4 Banks(1M1

34、6Bit) Synchronous DRAMuSingle 3.30.3V power supplyuAll device pins are compatible with LVTTL interface JEDEC standard 400mil 54pin TSOP-II with 0.8mm of pin pitchuAll inputs and outputs referenced to positive edge of system clockuData mask function by UDQM or LDQMuInternal four banks operationEmbedd

35、ed System Interface Design and Application信息信息学院学院uAuto refresh and self refresh 4096 refresh cycles/64msuProgrammable Burst Length and Burst Typel - 1, 2, 4, 8 or Full page for Sequential Burstl - 1, 2, 4 or 8 for Interleave BurstuProgrammable CAS Latency ; 2, 3 Clocks Embedded System Interface Des

36、ign and Application信息信息学院学院uSDRAM四代：四代：l 第一代第一代SDR SDRAM；l 第二代第二代DDR SDRAM；l 第三代第三代DDR2 SDRAM；l 第四代第四代DDR3 SDRAM.l 显卡上的显卡上的DDR已经发展到已经发展到DDR5Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application

37、信息信息学院学院Embedded System Interface Design and Application信息信息学院学院两次有效两次有效Embedded System Interface Design and Application信息信息学院学院引引 脚脚名称名称描述描述CLK时钟时钟芯片时钟输入。芯片时钟输入。CKE时钟使能时钟使能片内时钟信号控制。片内时钟信号控制。nCS片选片选禁止或使能除禁止或使能除CLK、CKE和和DQM外的所外的所有输入信号。有输入信号。BA0，BA1组地址选择组地址选择用于片内用于片内4个组的选择。个组的选择。A11A0地址总线地址总线行地址：行地址：A

38、11A0，列地址：，列地址：A7A0，自动预充电标志：自动预充电标志：A10nRAS，nCAS，nWE行地址锁存、列地行地址锁存、列地址锁存、写使能址锁存、写使能参照功能真值表，参照功能真值表，/RAS，/CAS和和/WE定定义相应的操作。义相应的操作。LDQM，UDQM数据数据I/O屏蔽屏蔽在读模式下控制输出缓冲；在写模式下在读模式下控制输出缓冲；在写模式下屏蔽输入数据屏蔽输入数据DQ15DQ0数据总线数据总线数据输入输出引脚数据输入输出引脚VDD/VSS电源电源/地地内部电路及输入缓冲电源内部电路及输入缓冲电源/地地VDDQ/VSSQ电源电源/地地输出缓冲电源输出缓冲电源/地地NC未连接未

39、连接未连接未连接Embedded System Interface Design and Application信息信息学院学院uNor Flash也称为也称为线性线性Flash，可靠性高、随机读，可靠性高、随机读取速度快，具有芯片内执行取速度快，具有芯片内执行(XIP，eXecute In Place)的特点，的特点，这样应用程序可以直接在这样应用程序可以直接在Flash闪闪存内运行存内运行，不必再把代码读到系统，不必再把代码读到系统RAM中。常用在中。常用在擦除和编程操作较少而直接执行代码的场合。擦除和编程操作较少而直接执行代码的场合。uNand Flash是高数据存储密度的理想解决方案之

40、是高数据存储密度的理想解决方案之一，一般用于数据存储和文件存储（一，一般用于数据存储和文件存储（固态硬盘固态硬盘），），以块为单位进行擦除，具有擦除速度快的优点。以块为单位进行擦除，具有擦除速度快的优点。u常用的常用的Flash为为8位或位或16位的数据宽度，编程电压位的数据宽度，编程电压为单为单3.3V。主要的生产厂商为。主要的生产厂商为INTEL、ATMEL、AMD、HYUNDAI等。等。Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Applicati

41、on信息信息学院学院Embedded System Interface Design and Application信息信息学院学院uNor Flash的结构与的结构与SRAM兼容，兼容，Nor Flash的操的操作与作与SRAM基本相同基本相同u如图：如图：2MBEmbedded System Interface Design and Application信息信息学院学院uA0A19 = 20 addressesuDQ0DQ14 = 15 data inputs/outputsuDQ15 = DQ15 (data input/output, word mode)uBYTE# = Selec

42、ts 8-bit or 16-bit modeuCE# = Chip enableuOE# = Output enableuWE# = Write enableuRESET# = Hardware reset pinuRY/BY# = Ready/Busy outputEmbedded System Interface Design and Application信息信息学院学院u(N/A SO 044)uVCC = 3.0V single power supplyuVSS = GND Device grounduNC = Pin not connected internallyEmbedde

43、d System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface D

44、esign and Application信息信息学院学院S3C44B0AM-29LV160BNOTES接那个信号？接那个信号？A19A0Word mode?DQ15DQ0Word mode?BYTE# Word mode?CE# ?OE#?WE#?RESET#?RY/BY#?VCC?VSSADDR20:1DATA15:0V33nGCS0nOEnWEnRESETNCV33GNDEmbedded System Interface Design and Application信息信息学院学院S3C44B0AM-29LV160BNOTESADDR20:1A19A0Word modeWord mode

45、DATA15:0DQ15DQ0Word modeWord modeV33BYTE# Word modeWord modenGCS0CE# nOEOE#nWEWE#nRESETRESET#NCRY/BY#V33VCCGNDVSSA1A0为什么？为什么？Embedded System Interface Design and Application信息信息学院学院B3B2B1B0decodeA2A1A0A2A1A0=011A2A1A0=010A2A1A0=001A2A1A0=000B3B2B1B0decodeA2A1A0A2A1=01 , A0=xA2A1=00 , A0=xB3B2B1B0dec

46、odeA2A1A0A2=0 , A1=A0=xx!A2A1A0+!A2A1!A0=!A2A1!A2!A1A0+!A2!A1!A0=!A2!A1!A2 A1+!A2!A1=!A2Embedded System Interface Design and Application信息信息学院学院存储地址引脚存储地址引脚8位数据总线下的位数据总线下的S3C44B0X地址地址16位数据总线下的位数据总线下的S3C44B0X地址地址32位数据总线下的位数据总线下的S3C44B0X地址地址A0A0A1A2A1A1A2A3A2A2A3A4A3A3A4A5B3B2B1B0decodeA2A1A0!A2A1A0=0

47、11!A2A1!A0=010!A2!A1A0=001!A2!A1!A0=000引申引申：如果把：如果把A2A1A0改为改为A22A21A20，则，则寻址空间变为寻址空间变为1MBEmbedded System Interface Design and Application信息信息学院学院A19A0120位地址位地址000 x00000110 xFFFFFA22-A21A19A01编码编码译码（译码（H）取值任意取值任意译码地址范围译码地址范围0-0Y3Y2Y1Y0=0001*0 x0000000 x0FFFFF=1MB0-1Y3Y2Y1Y0=0010*0 x1000000 x1FFFFF=1

48、MB1-0Y3Y2Y1Y0=0100*0 x2000000 x2FFFFF=1MB1-1Y3Y2Y1Y0=1000*0 x3000000 x3FFFFF=1MBEmbedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院S3C44B0HY57V561620NOTES接那个信号？接那个信号？DQ15DQ0Word modeWord mode?A11A0Word modeWord mode?CLK?CKE?CS?BA1,BA0?RAS,

49、 CAS?WE?LDQM, UDQM?VDD/VSS?VDDQ/VSSQDATA15:0ADDR12:1nSCKEnSCS0nSCLKADDR22:21n S R A S , nSCASnewn W B E 0 , nWBE1V33/GNDV33/GNDEmbedded System Interface Design and Application信息信息学院学院S3C44B0HY57V561620NOTESDATA15:0DQ15DQ0Word modeADDR12:1A11A0Word modenSCLKCLKnSCKECKEnSCS0CSADDR22:21BA1,BA0n S R A S

50、 , nSCASRAS, CASnewWEn W B E 0 , nWBE1LDQM, UDQMV33/GNDVDD/VSSV33/GNDVDDQ/VSSQEmbedded System Interface Design and Application信息信息学院学院关于地址计算与分配：关于地址计算与分配：8MB= 2MB*4LBANK2MB= 1MWORD 21条条 20条地址线条地址线 A20-A0 A20-A1 4LBANK=需要需要2条地址线条地址线BA1-BA0A22-A21Embedded System Interface Design and Application信息信息学院学

51、院u电源：电源：5V, 3.3V, 2.5Vu复位：复位：nRESETu时钟：时钟：6M, 32.768KuJTAG：标准：标准JTAGEmbedded System Interface Design and Application信息信息学院学院u使使MCP进入初始状态进入初始状态u如如PC=0X00000000Embedded System Interface Design and Application信息信息学院学院Pin NoName Function 1 GND Ground 2nRESET RESET is asserted LOW if VCC falls below the

52、reset threshold and remains LOW for the 140ms minimum after the reset conditions are removed. In addition, RESET is active LOW as long as the manual reset is low. 3 MR Manual Reset Input. A logic LOW on MR asserts RESET. RESET remains active as long as MR is LOW and for 180ms after MR returns HIGH.

53、The active low input has an internal 20k pull-up resistor. The input should be left open if not used. It can be driven by TTL or CMOS logic or shorted to ground by a switch. 4 VCC Power supply input voltage (3.0V, 3.3V, 5.0V) Embedded System Interface Design and Application信息信息学院学院Embedded System In

54、terface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院u为为MCP提供工作时钟提供工作时钟l晶振电路晶振电路lPLLCAP电容电容u为为RTC提供工作时钟提供工作时钟l晶振电路晶振电路l后备电池后备电池Embedded System Inte

55、rface Design and Application信息信息学院学院u为为MCP提供工作时钟提供工作时钟Embedded System Interface Design and Application信息信息学院学院u为为MCP提供工作时钟，通常为提供工作时钟，通常为6MHZEmbedded System Interface Design and Application信息信息学院学院u为为RTC提供工作时钟，通常为提供工作时钟，通常为32.768KHZEmbedded System Interface Design and Application信息信息学院学院u功能：实现程序向功能：实

56、现程序向MEMORY下载和调试下载和调试u分类：分类：u标准的标准的JTAGl20针：标准的针：标准的l14针：简易的针：简易的u信号连接是固定的，不要随便改变信号连接是固定的，不要随便改变Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院Embedded System Interface Design and Application信息信息学院学院uCore : 2.5VuI/O : 3.0 V to 3.6 Vu典型电

57、压为典型电压为5V12Vu5V3.3V, (AS1117-3.3)u5V2.5V, (AS1117-2.5)u3.3V2.5V, (二极管二极管)Embedded System Interface Design and Application信息信息学院学院u3 PIN FIXED/ADJUSTABLE VERSIONl1- Ground/Adjustl2- VOUTl3- VINuAMS1117-3.3l4.75V VIN 12Vl0 IOUT 1Al3.267 VOUT 3.333Embedded System Interface Design and Application信息信息学院学

58、院u3 PIN FIXED/ADJUSTABLE VERSIONl1- Ground/Adjustl2- VOUTl3- VINuAMS1117-2.5l4.00V VIN 12Vl0 IOUT 1Al2.475 VOUT 2.525Embedded System Interface Design and Application信息信息学院学院u选用选用AS1117-3.3u可以用二极管降压可以用二极管降压Embedded System Interface Design and Application信息信息学院学院u选用选用AS1117-5.0, AS1117-3.3, AS1117-2.5

59、Embedded System Interface Design and Application信息信息学院学院u滤除杂波，提高抗干扰性能。滤除杂波，提高抗干扰性能。l如果电容起的主要作用是给交流信号提供低阻抗的通路，就如果电容起的主要作用是给交流信号提供低阻抗的通路，就称为旁路电容；称为旁路电容；l如果主要是为了增加电源和地的交流耦合，减少交流信号对如果主要是为了增加电源和地的交流耦合，减少交流信号对电源的影响，就可以称为去耦电容；电源的影响，就可以称为去耦电容；l如果用于滤波电路中，那么又可以称为滤波电容；如果用于滤波电路中，那么又可以称为滤波电容；l除此以外，对于直流电压，电容器还可作为

60、电路储能，利用除此以外，对于直流电压，电容器还可作为电路储能，利用冲放电起到电池的作用。冲放电起到电池的作用。u可靠滤波方法是将一大一小两个电容并联，一般要可靠滤波方法是将一大一小两个电容并联，一般要求相差两个数量级以上，以获得更大的滤波频段；用求相差两个数量级以上，以获得更大的滤波频段；用大电容滤除低频波、小电容滤除高频波。电容值和你大电容滤除低频波、小电容滤除高频波。电容值和你要滤除频率的平方成反比。具体电容的选择可以用公要滤除频率的平方成反比。具体电容的选择可以用公式式C=4Pi*Pi/(R*f*f)Embedded System Interface Design and Applica