第6章 时序逻辑电路5

1、1第六章第六章 时序逻辑电路时序逻辑电路Chapter 6 Sequential Logic Circuit第一节第一节 概述概述 第二节第二节 时序逻辑电路的三种基本描述方法时序逻辑电路的三种基本描述方法第三节第三节 同步时序逻辑电路分析同步时序逻辑电路分析第四节第四节 异步时序逻辑电路分析异步时序逻辑电路分析第五节第五节 时序逻辑电路的设计方法及设计实例时序逻辑电路的设计方法及设计实例第六节第六节 几种常见的时序逻辑电路几种常见的时序逻辑电路第七节第七节 时序逻辑电路的竞争冒险现象时序逻辑电路的竞争冒险现象2上次课内容回顾上次课内容回顾u用集成计数器构成用集成计数器构成M进制计数器的方法进

2、制计数器的方法反馈复位法、反馈置数法反馈复位法、反馈置数法; 同步、异步的差别同步、异步的差别1. 同步同步 清零清零(或置数或置数)端计数终值为端计数终值为 SN1 异步异步 清零清零(或置数或置数)端计数终值为端计数终值为 SN2. 用集成用集成 二进制二进制 计数器扩展容量后，计数器扩展容量后， 终值终值 SN (或或 SN1 )是是二进制代码二进制代码；3. 用集成用集成十进制十进制计数器扩展容量后，计数器扩展容量后，终值终值 SN (或或SN1 )的代码由个位、十位、的代码由个位、十位、百位的百位的十进制数十进制数对应的对应的 BCD 代码代码构成。构成。进位输出必须用稳态译码，要有

3、至少一个CP周期的宽度3功能表：功能表：1 10 0 0 00 0 0 0R RD D 端端 L LD D 端功能的区别：端功能的区别：0 0CPCPR RD DL LD DEP ETEP ET工作状态工作状态0 0X XX XX XX X置零置零0 01 1X XX X预置数预置数X X1 11 10 10 1保持保持X X1 11 1X 0X 0 保持（但保持（但C=0C=0）1 11 11 11 1计数计数Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0C CCPCPEPEPETET74LS16174LS161R RD DLDLD D D3 3 D D2 2 D D1 1 D D0

4、 0X X X XX X X X0 01 1Q Q3 3 Q Q2 2 Q Q1 1 Q Q0 0C CCPCPEPEPETET74LS16174LS161R RD DLDLD D D3 3 D D2 2 D D1 1 D D0 0X X X XX X X XX X X XX X X X0 00 0 1 10 0 1 10 0 1 10 0 1 174LS16146.6.4 寄存器和移位寄存器寄存器和移位寄存器(Register and Shift-register)一、寄存器一、寄存器 功能：功能：存储二进制代码存储二进制代码。 组成：由具有存储功能的触发器构成。组成：由具有存储功能的触发器

5、构成。另外，寄存器还应有执行数据接收和清除另外，寄存器还应有执行数据接收和清除命令的控制电路，一般由门电路构成。命令的控制电路，一般由门电路构成。 按接收数码的方式不同，寄存器有按接收数码的方式不同，寄存器有双拍双拍工作方式工作方式和和单拍工作方式单拍工作方式两种。两种。5若输入：若输入：1 0 0 11 0 0 10 0 0 00 0 0 0 存入：存入： 1 0 0 1 1 0 0 1 存数存数指令指令CPQ Q0 0Q Q1 1Q Q2 2Q Q3 3D D0 0D D1 1D D2 2D D3 31D1DR R1D1DR R1D1DR R1D1DR RR RD D工作原理工作原理6寄存

6、器双拍工作方式示意图寄存器双拍工作方式示意图双拍工作方式的双拍工作方式的优点优点：电路简单；：电路简单；缺点缺点：每次接收数据必须给两个控制脉冲，限：每次接收数据必须给两个控制脉冲，限制了电路的工作速度。制了电路的工作速度。 1 1、双拍工作方式、双拍工作方式7寄存器单拍工作方式示意图寄存器单拍工作方式示意图2、单拍工作方式的寄存器、单拍工作方式的寄存器8 移位寄存器除了具有移位寄存器除了具有存储代码存储代码的功能，还具的功能，还具有有移位功能移位功能，即将存储在寄存器中的代码在，即将存储在寄存器中的代码在CP作用下进行左移或右移。作用下进行左移或右移。 应用范围：寄存代码、实现数据的串行并应

7、用范围：寄存代码、实现数据的串行并行转换、数值运算以及数据处理等。行转换、数值运算以及数据处理等。（1）右移移位寄存器）右移移位寄存器（2）左移移位寄存器）左移移位寄存器（3）双向移位寄存器）双向移位寄存器二、移位寄存器二、移位寄存器9(1) 右移移位寄存器右移移位寄存器右移移位寄存器电路图右移移位寄存器电路图 总效果相当于每来一个总效果相当于每来一个CP移位寄存器中原有的移位寄存器中原有的代码依次右移了一位。例：若代码依次右移了一位。例：若 ，而在而在4个个CP内输入的代码依次为内输入的代码依次为1011，试分析右移，试分析右移情况。情况。SRnnNnNDQQQ1011,而01103210n

8、nnnQQQQ1、单向移位寄存器、单向移位寄存器如图分析可知：如图分析可知：10(2) 左移移位寄存器左移移位寄存器左移移位寄存器电路图左移移位寄存器电路图总效果相当于每来一个总效果相当于每来一个CP移位寄存器中原有的代移位寄存器中原有的代码依次左移了一位。例：若码依次左移了一位。例：若 ，而在而在4各各CP内输入的代码依次为内输入的代码依次为0011，试分析左，试分析左移情况。移情况。SLnNnNnNDQQQ111,而10013210nnnnQQQQ如图分析可知：如图分析可知：11D触发器组成的触发器组成的4位双向移位寄存器位双向移位寄存器 在单向移位寄存器基础上，增加由门电路组成在单向移位

9、寄存器基础上，增加由门电路组成的控制电路，便可构成双向移位寄存器。的控制电路，便可构成双向移位寄存器。 下面即重点介绍多功能寄存器下面即重点介绍多功能寄存器74194。2、双向移位寄存器、双向移位寄存器12 根据移位数据的根据移位数据的输入输出方式，输入输出方式，又可将它分为：又可将它分为：l串串行输行输入入串串行输行输出出l串串行输行输入入并并行输行输出出l并并行输行输入入串串行输行输出出l并并行输行输入入并并行输行输出出四种电路结构：四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出移位寄存器的主要

10、应用：移位寄存器的主要应用：13移位寄存器的主要应用：移位寄存器的主要应用： (1)串串并转换并转换 outCPfnf14移位寄存器的主要应用：移位寄存器的主要应用： (2) 并并串转换串转换 DI1DC11DC11DC11DC1CP串出串出Q1Q2Q3Q412341DC15Q5RRRRRRD1&并行取样并行取样M&D11D12D13D14D1515移位寄存器的主要应用：移位寄存器的主要应用：(3) 脉冲节拍延时脉冲节拍延时输输出出个个脉脉冲冲延延时时输输入入n 串入串入串出时：串出时： 延迟时间为：延迟时间为：CPdnTt (4) 计数分频电路、序列信号发生器计数分频电路、序

11、列信号发生器1674194惯用逻辑符号及功能表如下：惯用逻辑符号及功能表如下：74194惯用逻辑符号惯用逻辑符号74194工作方式控制表工作方式控制表6.6.5 多功能集成寄存器多功能集成寄存器1、74194的功能的功能 74194是带是带“异步清零异步清零”功能功能CP上升沿触发的上升沿触发的四位并行双向移位寄存器。四位并行双向移位寄存器。一、四位并行双向移位寄存器一、四位并行双向移位寄存器741941774194功能表功能表18(1) 74194实现左移、右移和并入置数的电路实现左移、右移和并入置数的电路74194分别实现左移、右移和并入功能分别实现左移、右移和并入功能2、74194的应用

12、：的应用：19该例图解该例图解左串出左串出右串出右串出【例】【例】试用两片试用两片74194构成构成8位移位寄存器。位移位寄存器。20【例】【例】试画出如图所示逻辑电路的输出波形试画出如图所示逻辑电路的输出波形（Q0Q3)，并分析该电路的功能。，并分析该电路的功能。S0S1启动：11(并入)0111 101111011110011121该逻辑电路的输出波形。该逻辑电路的输出波形。该例图解该例图解功能？功能？模模4计数器、顺序脉冲发生器计数器、顺序脉冲发生器22 在某些移位寄存器构成的电路中，可以用电路不在某些移位寄存器构成的电路中，可以用电路不同的状态表示输入时钟信号同的状态表示输入时钟信号C

13、P的数目，即可对的数目，即可对CP进进行计数，这样的电路叫做行计数，这样的电路叫做移位寄存器型计数器移位寄存器型计数器。移位寄存器型计数器的一般结构形式如图：移位寄存器型计数器的一般结构形式如图：移位寄存器型计数器移位寄存器型计数器23移位寄存器型计数器的一般结构形式如图：移位寄存器型计数器的一般结构形式如图：其中反馈电路函数形式可写成：其中反馈电路函数形式可写成：。时，即为扭环形计数器当时，即为环形计数器；当为触发器个数其中10101100)(),(NNNQDQDNQQQFD241）环形计数器）环形计数器四位环形计数器电路图四位环形计数器电路图若若 ，则状态转换图如下：，则状态转换图如下：四

14、位环形计数器状态转换图四位环形计数器状态转换图00010123nnnnQQQQ分析四位环形和扭环形计数器。分析四位环形和扭环形计数器。思考：自启思考：自启动设计？动设计？252) 扭环形计数器扭环形计数器四位扭环形计数器电路图四位扭环形计数器电路图若若 ，则状态转换图如下：，则状态转换图如下：四位扭环形计数四位扭环形计数器状态转换图器状态转换图00000123nnnnQQQQ思考：自启思考：自启动设计？动设计？26环形计数器和扭环形计数器的共同点是：环形计数器和扭环形计数器的共同点是： 1、电路结构极其简单；、电路结构极其简单； 2、均无法自启动；、均无法自启动； 3、状态利用率都比较低，有过

15、多浪费，如下表所示：、状态利用率都比较低，有过多浪费，如下表所示： 性能计数器计数长度有效状态个数状态浪费个数是否会产生竞争冒险现象环形计数器N有可能扭环形计数器2N不可能NN2NN22环形计数器和扭环形计数器小结环形计数器和扭环形计数器小结27(1) 74194用作环形计数器用作环形计数器电路及等效图电路及等效图28时序图时序图状态转换图状态转换图29(2) 74194用作扭环形计数器用作扭环形计数器(约翰逊计数器约翰逊计数器)无效循环无效循环30【例【例3】试用试用74194构成模构成模12的扭环形计数器的扭环形计数器（令初态为（令初态为000000）状态转换图状态转换图31二、串二、串/

16、并入串并入串/并出移位寄存器并出移位寄存器7419532二、串二、串/并入串并入串/并出移位寄存器并出移位寄存器74195异步清零异步清零置数置数保持保持-右移右移不变不变置置0-右移右移取反取反-右移右移置置1-右移右移74LS195电路功能表33二、二、74LS195的典型应用的典型应用 串串并转换并转换工作原理：工作原理：u清零，同步置数为清零，同步置数为“D00111111”；u片片Q3=1时，移位；时，移位；u6次右移后，片次右移后，片Q3=0 又同步置数；又同步置数；u片片Q3作转换结束作转换结束标志，通知并行输标志，通知并行输出；出；7位串行并行转换器34二、二、74LS195的

17、典型应用的典型应用并并串转换串转换工作原理：工作原理：u在启动信号和在启动信号和CP的作的作用下，同步置数为用下，同步置数为“0DI0DI1DI6”，此时，此时串行输出第一位串行输出第一位DI6 ；u在在CP作用下置作用下置1右移右移；u6个个CP后，串行数据后，串行数据全部输出，此时全部输出，此时G1=0 ；u下一下一CP又并行置数又并行置数；7位并行串行转换器35二、二、74LS195的典型应用的典型应用任意模值计数器任意模值计数器 【例6-12】用74LS195 4位移位寄存器，实现模12的同步计数器。取反取反-左移左移保持保持-左移左移取反取反-左移左移保持保持-左移左移取反取反-左移

18、左移保持保持-左移左移同步置数同步置数JK功能功能00置置0-左左移移01 保持保持-左左移移10 取反取反-左左移移11置置1-左左移移36二、二、74LS195的典型应用的典型应用任意模值计数器任意模值计数器 【例6-12】用74LS195 4位移位寄存器，实现模12的同步计数器。JK功能功能00置置0-左左移移01 保持保持-左左移移10 取反取反-左左移移11置置1-左左移移37本次授课内容小结本次授课内容小结寄存器寄存器;单拍单拍/双拍工作方式双拍工作方式;移位寄存器移位寄存器;工作原理工作原理;应用应用:串并串并,并串转换并串转换;移位寄存器型计数器移位寄存器型计数器:环形环形/扭

19、环形计数器扭环形计数器;集成移位寄存器集成移位寄存器;74LS194;74LS195;38上次授课内容上次授课内容 回顾回顾寄存器寄存器;单拍单拍/双拍工作方式双拍工作方式;移位寄存器移位寄存器;工作原理工作原理;应用应用:串并串并,并串转换并串转换;移位寄存器型计数器移位寄存器型计数器:环形环形/扭环形计数器扭环形计数器;集成移位寄存器集成移位寄存器;74LS194;74LS195;396.6.6 顺序脉冲发生器顺序脉冲发生器(节拍脉冲发生器节拍脉冲发生器)(一一) 特点：特点： 在一些数字系统中，有时要求系统的控制部在一些数字系统中，有时要求系统的控制部分能给出分能给出一组在时间上有一定先

20、后顺序的脉冲信一组在时间上有一定先后顺序的脉冲信号号，再用这组脉冲形成所需要的各种控制信号。，再用这组脉冲形成所需要的各种控制信号。顺序脉冲发生器就可用来产生这样一组顺序（节顺序脉冲发生器就可用来产生这样一组顺序（节拍）脉冲。拍）脉冲。406.6.6 顺序脉冲发生器顺序脉冲发生器(节拍脉冲发生器节拍脉冲发生器)(二二) 顺序脉冲发生器的构成方法：顺序脉冲发生器的构成方法： 1、当顺序脉冲数较少时，可以用、当顺序脉冲数较少时，可以用移位寄存器移位寄存器构成。构成。 例如，当环形计数器工作在每个状态只有一个例如，当环形计数器工作在每个状态只有一个1(或或0)的循环状态时，它就是一个顺序脉冲发生器。

21、的循环状态时，它就是一个顺序脉冲发生器。此方案的此方案的 优点优点：电路结构比较简单，不必附加译码电路。：电路结构比较简单，不必附加译码电路。 缺点缺点：使用触发器的数目比较多，同时还必须采用：使用触发器的数目比较多，同时还必须采用能自启动的反馈逻辑电路。能自启动的反馈逻辑电路。41 2、当顺序脉冲数较多时，可以用、当顺序脉冲数较多时，可以用计数器计数器和译码器组合和译码器组合成顺序脉冲发生器。成顺序脉冲发生器。例：例：用计数器和译码器组成的顺序脉冲发生器电路图用计数器和译码器组成的顺序脉冲发生器电路图42 由于使用了异步计数由于使用了异步计数器，在电路状态转换时三器，在电路状态转换时三个触发

22、器翻转时有先有后，个触发器翻转时有先有后，因此当两个以上触发器状因此当两个以上触发器状态同时改变时可能会发生态同时改变时可能会发生竞争冒险现象，而有可竞争冒险现象，而有可能在译码器的输出端出现能在译码器的输出端出现尖峰脉冲。如波形图所示：尖峰脉冲。如波形图所示：001010: 001000010101110:101100110111000: 110100000用计数器和译码器组成的顺序脉冲发生器波形图43消除输出端尖峰脉冲的几种方法：消除输出端尖峰脉冲的几种方法：1）接入滤波电容）接入滤波电容 优点：优点：简单易行；简单易行； 缺点：缺点：增加输出电压波形的上升时间和下降增加输出电压波形的上升

23、时间和下降时间，使波形变坏。时间，使波形变坏。2）引入选通脉冲）引入选通脉冲 选通脉冲的有效时间应与触发器的翻转时间选通脉冲的有效时间应与触发器的翻转时间错开。错开。44例：例：用中规模集成电路加选通脉冲构成的顺序脉用中规模集成电路加选通脉冲构成的顺序脉冲发生器电路图及波形图冲发生器电路图及波形图45（一）特点：（一）特点： 在数字信号的传输和数字系统的测试中，有在数字信号的传输和数字系统的测试中，有时需要用到时需要用到一组特定的串行数字信号一组特定的串行数字信号。通常把这。通常把这种串行数字信号叫做序列信号，产生序列信号的种串行数字信号叫做序列信号，产生序列信号的电路称为电路称为序列信号发生

24、器序列信号发生器。6.5.7 序列信号发生器序列信号发生器46(二二) 序列信号发生器的构成方法：序列信号发生器的构成方法： 1) 用计数器和数据选择器组成序列信号发生器。用计数器和数据选择器组成序列信号发生器。 例：例：6.5.7 序列信号发生器序列信号发生器 输出是反码，为：输出是反码，为： 00010111(D0D7)47例：例：试用下图产生试用下图产生“00010111”8位序列信号。位序列信号。用带反馈逻辑电路的移位寄存器组成的序列用带反馈逻辑电路的移位寄存器组成的序列信号发生器电路图信号发生器电路图2）用带反馈逻辑电路的移位寄存器组成序）用带反馈逻辑电路的移位寄存器组成序列信号发生

25、器。列信号发生器。48用带反馈逻辑电路的移位寄存器组成的用带反馈逻辑电路的移位寄存器组成的序列信号发生器序列信号发生器 状态转换表状态转换表CP顺序顺序Q2 Q1 Q0D0 设设： 0 0 0 0 0 0 0 0 则则：1 10 00 01 12 20 01 10 03 31 10 01 14 40 01 11 15 51 11 11 16 61 11 10 01 10 01 11 11 10 00 07 71 10 00 00 08 80 00 00 01 149用用74LS160(10进制加法计数器进制加法计数器)和一片和一片74LS151及必要的门电路，设计一个序列信号发生器电路，及必要

26、的门电路，设计一个序列信号发生器电路，使之在一系列使之在一系列CP信号作用下能周期性的输出信号作用下能周期性的输出“1010110111”的序列信号。的序列信号。0Q3Q2Q1Q0Y00001000100010100110010010101101100011111000110011Y=Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+ Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)+Q3(Q2Q1Q0)= 1(Q2Q1Q0)+ Q3(Q2Q1Q0)+Q3 (Q2Q1Q0)+ 0(Q2Q1Q0)+Q3 (Q2Q1Q0)+ Q3(Q2Q1Q0)+ 0(Q2Q1Q0

27、)+ Q3(Q2Q1Q0)故令：D0=1, D1=Q3, D3=D6=0; D2=D4=D5=D7=Q301270126012501240123012201210120AAADAAADAAADAAADAAADAAADAAADAAADY50用用74LS160(10进制加法计数器进制加法计数器)和一片和一片74LS151及必要的门电路，设计一个序列信号发生器电路，及必要的门电路，设计一个序列信号发生器电路，使之在一系列使之在一系列CP信号作用下能周期性的输出信号作用下能周期性的输出“1010110111”的序列信号。的序列信号。0 D0=1,D3=D6=0;D1=Q3, D2=D4=D5=D7=Q

28、351用用74LS160(10进制加法计数器进制加法计数器)和和74LS151及必及必要的门电路，设计一个序列信号发生器电路，使要的门电路，设计一个序列信号发生器电路，使之在一系列之在一系列CP信号作用下能周期性的输出信号作用下能周期性的输出“1010110111”的序列信号。的序列信号。152用用74LS160(10进制加法计数器进制加法计数器)和和74LS151及必及必要的门电路，设计一个序列信号发生器电路，使要的门电路，设计一个序列信号发生器电路，使之在一系列之在一系列CP信号作用下能周期性的输出信号作用下能周期性的输出“1010110111”的序列信号。的序列信号。253用用74LS1

29、61(16进制加法计数器进制加法计数器)和数据选择器及和数据选择器及必要的门电路，设计一个序列信号发生器电路，必要的门电路，设计一个序列信号发生器电路，使之在一系列使之在一系列CP信号作用下能周期性的输出信号作用下能周期性的输出“1010110111”的序列信号。的序列信号。74LS161RDD0D1D2D3Q0Q1Q2Q3EPETLDCPCPC11&16选1 MUXYA0A1A2A3D0D1D2D3D4D5D8D9D6D7D10D151不用1010110111354用用74LS161(16进制加法计数器进制加法计数器)和和74LS151及必及必要的门电路，设计一个序列信号发生器电路，

30、使要的门电路，设计一个序列信号发生器电路，使之在一系列之在一系列CP信号作用下能周期性的输出信号作用下能周期性的输出“1010110111”的序列信号。的序列信号。4556.7 时序逻辑电路中的竞争时序逻辑电路中的竞争冒险现象冒险现象 因为时序逻辑电路中通常包含因为时序逻辑电路中通常包含组合逻辑电路组合逻辑电路和和存储电路存储电路两个组成部分，所以它的竞争两个组成部分，所以它的竞争冒险现冒险现象也包含两个方面：象也包含两个方面：一方面：一方面： 组合逻辑电路部分可能发生竞争组合逻辑电路部分可能发生竞争冒险现象；冒险现象；另一方面：另一方面： 存储电路部分可能发生竞争存储电路部分可能发生竞争冒险

31、现象；冒险现象；566.7 时序逻辑电路中的竞争时序逻辑电路中的竞争冒险现象冒险现象组合逻辑电路部分可能发生竞争组合逻辑电路部分可能发生竞争冒险现象；冒险现象； 原因：第三章已述。原因：第三章已述。 现象：在输出端产生尖峰脉冲。现象：在输出端产生尖峰脉冲。 危害：若它被存储电路中的触发器接收，就可能危害：若它被存储电路中的触发器接收，就可能引起触发器的误翻，引起触发器的误翻， 造成整个时序电路的误动作。造成整个时序电路的误动作。 消除方法：消除方法：1、在输出端并接滤波电容、在输出端并接滤波电容Cf； 2、加选通脉冲、加选通脉冲P； 3、修改逻辑设计。、修改逻辑设计。57原因：当原因：当输入信

32、号和时钟脉冲信号同时改变输入信号和时钟脉冲信号同时改变，而且，而且途经不同路径到达同一触发器时，便会产生竞争。途经不同路径到达同一触发器时，便会产生竞争。现象：引起触发器误动作。现象：引起触发器误动作。 存储电路部分存储电路部分(或触发器或触发器)可能发生竞争可能发生竞争冒险现象；冒险现象；6.7 时序逻辑电路中的竞争时序逻辑电路中的竞争冒险现象冒险现象例：在5.6.6节中由“异步计数器”+“译码电路”构成的顺序脉冲发生器一例中在P0、P4、P6等处可能发生竞争冒险。58例：例：下图所示八进制异步计数器下图所示八进制异步计数器主从主从JK触发器触发器6.7 时序逻辑电路中的竞争时序逻辑电路中的

33、竞争冒险现象冒险现象若CLK3=1时，Q2动作，则可能会有竞争-冒险现象。Q1从0到1时，FF2动作，Q2变化，FF3的主触发器也要动作。59 在同步时序逻辑电路中，由于所有的触发器都在同步时序逻辑电路中，由于所有的触发器都在同一时钟在同一时钟CPCP操作下动作，而在此之前每个触发器操作下动作，而在此之前每个触发器的输入信号均已处于稳定状态，因而可以认为不存的输入信号均已处于稳定状态，因而可以认为不存在竞争在竞争冒险现象。冒险现象。一般认为竞争一般认为竞争冒险现象冒险现象仅发生在异步时序电路中仅发生在异步时序电路中。 而在某些规模较大的同步时序逻辑电路中，由而在某些规模较大的同步时序逻辑电路中，由于每个门带负载能力有限，所以经常先用一个时钟于每个门带负载能力有限，所以经常先用一个时钟信号同时驱动几个门电路，然后再由这几个门电路信号同时驱动几个门电路，然后再由这几个门电路分别去驱动若干个触发器，故仍