《数字电子技术项目教程》项目2 多数表决器电路设计与制作

1、项目2 多数表决器电路设计与制作2.1 项目描述n本项目是以组合逻辑电路的设计方法，用基本门电路的组合来完成具有多数表决功能的电路。n项目要求n用基本集成门电路设计制作三人表决器，3人中至少有2人同意，提案通过，否则提案不通过。n当表决某项提案时，同意则按下对应的开关，不同意则不按。表决结果用LED灯显示，如果灯亮，则提案通过，不通过LED灯不亮。2.2 项目资讯n2.2.1 基本逻辑运算n逻辑代数运算规则 n逻辑代数的运算优先顺序是：先算括号，再算非运算，然后是与运算，最后是或运算。逻辑代数运算的规则有n1）代入规则n2）反演规则n3)对偶规则3.逻辑函数的表示方法n1）逻辑表达式 n2）真

2、值表 n3）卡诺图n4）逻辑图n5）波形图4.逻辑函数表达式n1）逻辑函数表达式的表示形式 n与-或表达式；或-与表达式；与非-与非表达式；或非-或非表达式；与或非表达式。n2）逻辑函数的最简与或表达式n（1)乘积项个数最少。n（2)每个乘积项中的变量个数也最少。3）逻辑函数的最小项表达式n（1）最小项的定义n（2）最小项的编号n（3）逻辑函数的最小项表达式n如一个与或逻辑表达式中的每一个与项都是最小项，则该逻辑表达式称作标准与或式，又称为最小项表达式。 2.2.2公式法化简逻辑函数n运用逻辑代数的基本定律和公式对逻辑函数式进行化简的方法称为代数化简法，基本方法有以下几种。n1.并项法n运用基

3、本公式，将两项合并为一项，同时消去一个变量。n2.吸收法n运用吸收律和，消去多余项。n3.消去法n利用 消去多余因子。n4.配项法n在不能直接运用公式、定律化简时，可通过乘 或 进行配项后再化简。n例如BABAA1 AA0 AABACACBCCBABCAACBCBACBACACBCBACABAACBCACBBBCACBCACBCAY)()1 ()1 ()()(2.2.3卡诺图法化简逻辑函数n1相邻最小项n如果两个最小项中只有一个变量为互反变量，其余变量均相同时，则这两个最小项为逻辑相邻，并把它们称为相邻最小项，简称相邻项。 n2卡诺图n卡诺图又称为最小项方格图。用2n个小方格表示n个变量的2n

4、个最小项，并且使相邻最小项在几何位置上也相邻，按这样的相邻要求排列起来的方格图叫做n个变量最小项卡诺图，这样相邻原则又称为卡诺图的相邻性。3.用卡诺图表示逻辑函数n在具体填写一个逻辑函数的卡诺图时，将逻辑函数表达式或其真值表所确定的最小项，在其对应卡诺图的小方格内填入函数值1；表达式中没出现的最小项或真值表中函数值为0的最小项所对应的小方格内填入函数值0。为了简明起见，小方格内的函数值为0时，常保留成空白，什么也不填。n【例2-5】画出逻辑函数的卡诺图。），151312965410()(mABCDYn解：这是一个四变量的逻辑函数，首先要画出四变量卡诺图的一般形式，然后在最小项编号为 0，1，4

5、，5，6，9，12, 13 ,15 的小方格内填入1，其余小方格内填入0或空着，即得到了该逻辑函数的卡诺图。4用卡诺图化简逻辑函数n1）最小项合并规律n（1）只有相邻最小项才能合并。n（2）两相邻最小项可以合并为一个与项，同时消去一个变量。四个相邻最小项合并为一个与项，同时消去两个变量。2n个相邻最小项合并为一个与项，同时消去n个变量。n（3）合并相邻最小项时，消去的是相邻最小项中互反变量，保留的是相邻最小项中的共有变量，并且合并的相邻最小项越多，消去的变量也越多，化简后的与项就越简单。 2）用卡诺图化简逻辑函数的原则n（1）每个包围圈内相邻1方格的个数一定是2n个方格，即只能按1、2、4、8

6、、16个1方格的数目画包围圈。n（2）同一个1方格可以被不同的包围圈重复包围多次，但新增的包围圈中必须有原先没有被圈过的1方格。n（3）包围圈中的相邻1方格的个数尽量多，这样可消去的变量多。n（4）包围圈的个数尽量少，这样得到的逻辑函数的与项少。n（5）注意卡诺图的循环邻接特性。同一行最左与最右方格中的最小项相邻，同一列的最上与最下方格中的最小项相邻。n【例题2-7】试用卡诺图化简逻辑函数。n解：（1）画出卡诺图如图2-8所示。n（2）化简卡诺图。化简卡诺图时，一般先圈独立的1方格，再圈仅两个相邻的1方格，再圈仅4个相邻的1方格，依次类推。n（3）合并包围圈的最小项，写出最简与或表达式。），1

7、5,13,12,11, 9 , 6 , 5 , , 10()(mABCDYADDCCABCBADBCAY5化简具有无关项的逻辑函数n1）约束项、任意项和无关项n在许多实际问题中，有些变量取值组合是不可能出现的，这些取值组合对应的最小项称为约束项。而在有的情况下，逻辑函数在某些变量取值组合出现时，对逻辑函数值并没有影响，这些变量取值组合对应的最小项称为任意项。约束项和任意项统称为无关项。n2）利用无关项化简逻辑函数n在逻辑函数中，无关项用“d”表示，在卡诺图相应的方格中填入“”或“”。根据需要，无关项可以当作1方格，也可以当作0方格，以使化简的逻辑函数式为最简式为准。2.2.4组合逻辑门电路n1

8、组合逻辑电路的基本概念n在数字逻辑电路中，如果一个电路在任何时刻的输出状态只取决于该时刻的输入状态，而与电路的原有状态无关，则该电路称为组合逻辑电路。2 2组合逻辑电路分析组合逻辑电路分析n1）组合逻辑电路的分析步骤n（1）由给定逻辑电路写出其输出逻辑函数表达式。n（2)对输出逻辑表达式进行化简。n（3)根据输出逻辑表达式列真值表。n（4)说明逻辑电路的功能。n【例2-11】分析图所示的组合逻辑电路。n解：（1）根据逻辑电路写出输出逻辑函数表达式。由图可得ABY 1ABAYAY12ABBYBY13n由此可得电路的输出逻辑函数表达式为n（2)根据逻辑函数表达式列真值表。BABABAABBABAY

9、YY32ABY0000111011103.组合逻辑电路的设计n1）设计方法n（1）分析设计要求，列真值表。n（2）根据真值表写出逻辑表达式。n（3）化简逻辑表达式。n（4）根据逻辑表达式画出逻辑电路图。4.组合逻辑电路中的竞争冒险n1）竞争与冒险现象n在组合逻辑电路中，把信号在网络中传输存在时差的现象称为“竞争”。n大多数组合逻辑电路都存在竞争，但有的竞争并无害处，而有的竞争会使真值表所述的逻辑关系遭到短暂的破坏，并在输出产生尖峰脉冲(毛刺)，这种现象称为产生竞争冒险。n逻辑竞争产生的冒险现象也称逻辑险象。n2.）冒险现象的识别n在输入变量每次只有一个改变状态、其余变量取特定值(0或1)的简单

10、情况下，若组合逻辑电路输出函数表达式为下列形式之一，则存在逻辑险象。AAYAAY 存在0型险象 存在1型险象3）.逻辑险象的消除方法n通过增加冗余项：n使函数在任何情况下都不可能出现和的情况，从而达到消除险象的目的。n加选通脉冲：n对输出可能产生尖峰干扰脉冲的门电路增加一个选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。n接入滤波电容：n由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰脉冲。2.3 技能训练 组合逻辑电路的功能测试n1.训练目的：n1）熟悉组合逻辑电路的特点；n2

11、）能正确分析由门电路构成的组合逻辑电路功能；n3）掌握组合逻辑电路功能测试方法。n2.实训器材：n1)直流稳压电源 1台n2）万用表 1块n3）集成芯片74LS00 2片n4）逻辑开关 2个n测试电路n2）分析两电路的逻辑功能n a)图的逻辑功能:nb)图的逻辑功能：BABAYBABABABAY2.4 项目实施n2.4.1 项目设计n根据项目要求，设计一个三人多数表决组合逻辑电路。n分析设计要求。设三人为A、B、C，同意为1，不同意为0；表决为Y，有2人或2人以上同意，表决通过，通过为1，否决为0。因此，A、B、C为输入量，Y为输出量。n 列出真值表 n写出最小项表达式 n画逻辑电路图 2.4.2 项目制作n根据设计逻辑电路，画出三人表决器电路接线图 电路安装n1）将检测合格的元器件按照图2-19所示电路连接安装在面包板或万能电路板上。n2）插接集成电路时，先校准两排引脚，与底板上插孔对应，然后在