微机技术048088工作时序

1、第第 04 讲讲 8088工作时序工作时序l基本概念基本概念l8088最小组态总线时序最小组态总线时序8088微处理器的工作时序微处理器的工作时序n时序时序（Timing）是计算机进行各种操作在时间）是计算机进行各种操作在时间上的先后顺序。上的先后顺序。n掌握和理解时序有助于理解计算机的工作过程掌握和理解时序有助于理解计算机的工作过程1. 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期nCPU的一切操作都是在系统主时钟的一切操作都是在系统主时钟CLK的控制下按节的控制下按节拍有序地进行的。拍有序地进行的。n系统主时钟系统主时钟CLK一个周期信号所持续的时间称为一个周期信号所持续的时间

2、称为时钟时钟周期周期，又称又称 T状态状态（T周期周期）q每个每个T状态包括：状态包括：下降沿下降沿、低电平、低电平、上升沿上升沿、高电平高电平q大小等于频率的倒数大小等于频率的倒数qCPU的基本时间计量单位的基本时间计量单位性能指标性能指标 8088CPU 频率频率f ：1秒内的脉冲个数秒内的脉冲个数 4.77MHz 周期周期 T = 1/ f 210ns 占空比：占空比：高电平在一个周期中的比例高电平在一个周期中的比例 1: 3CLKT总线周期总线周期nCPU通过总线完成与存储器、通过总线完成与存储器、I/O端口之间的操作，这端口之间的操作，这些操作统称为些操作统称为总线操作总线操作。n执

3、行一个总线操作所需要的时间称为执行一个总线操作所需要的时间称为总线周期总线周期。一个基本的总线周期通常包含一个基本的总线周期通常包含 4 个个T状态，状态， 按时间的先后顺序分别称为按时间的先后顺序分别称为T1、T2、T3、T4n当需要延长总线周期时插入等待状态当需要延长总线周期时插入等待状态Tw 总线周期总线周期T1T2T3T4CLK 总线周期总线周期T1T2T3,TwT4CLK指令周期指令周期n执行一条指令所需要的时间称为执行一条指令所需要的时间称为指令周期指令周期。n包括包括取指令取指令、取操作数取操作数、执行指令执行指令所需时间的所需时间的总和，用所需的时钟周期数表示。总和，用所需的时

4、钟周期数表示。n一个指令周期通常包含若干个总线周期一个指令周期通常包含若干个总线周期n不同指令的指令周期是不同的不同指令的指令周期是不同的, ,同一类型的指同一类型的指令，由于操作数不同，指令周期也不同令，由于操作数不同，指令周期也不同2. 8088最小组态的总线时序最小组态的总线时序本节展开微处理器最基本的本节展开微处理器最基本的4种总线周期种总线周期存储器读总线周期存储器读总线周期存储器写总线周期存储器写总线周期I/O读总线周期读总线周期I/O写总线周期写总线周期CLKIO/MT1T2T3T4A19A16/ /S6S3A15A8AD7AD0ALERDDT/ /RDENS6 S3 A7 A0

5、A19A16D7 D0低低 M高高 IO在在T3前沿，前沿，CPU根据根据READY引脚的状态决定是否在引脚的状态决定是否在T3之后插入之后插入TW总线读周期总线读周期假设假设 ( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX 指令指令MOV AL, BX包含一个从存储器读操作包含一个从存储器读操作n1. IO/M变低，n CPU将对内存进行操作n2. A19A0上出现地址信号n 0011 0101 0000 0000 1100n A19 A15 A11 A7 A3 A0n3. ALE上出现正脉冲信号n4. DT/R变低，n 数据收发

6、器处于接受状态T1状态状态T1T2T3T4A19A16/S6S3IO/MA15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0T1T2T3T4A19A16/S6S3A15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0n5.A19A16上出现状态信号n 0 IF 1 1n S6 S5 S4 S3 使用DSn6. AD7AD0变高阻态v7. RD变低v 发给内存, CPU将进行读操作v8. DEN 变低v 允许数据收发器进行数据传送T2状态状态( DS )=3000H, (BX)=500CH, (3500

7、CH)=9AH 执行执行 MOV AL, BX IO/MT1T2T3T4A19A16/S6S3A15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16 D7 D0( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX T3状态状态9. AD7AD0上出现数据信号上出现数据信号 1 0 0 1 1 0 1 0 AD7 AD0 数据数据由由 3500CH 内存单元送出内存单元送出IO/MT1T2T3T4A19A16/S6S3A15A8 AD7AD0ALERDDT/RDENCLKS6 S3A7 A0 A19A16

8、D7 D0( DS )=3000H, (BX)=500CH, (3500CH)=9AH 执行执行 MOV AL, BX 10. RD变高，变高， CPU从数据线上读数据从数据线上读数据, 将数据将数据9AH读到读到AL中中11. DEN变高，变高， 数据收发器与总线断开，数据收发器与总线断开， AD7AD0 变高阻态变高阻态T4状态状态IO/MWRCLKA19A16/ /S6S3T1T2T3T4A15A8DT/ /RDEN A19A16S6 S3AD7AD0ALE A7 A0D7 D0在在T3前沿，前沿，CPU根据根据READY引脚的状态决定是否在引脚的状态决定是否在T3之后插入之后插入TW总

9、线写周期总线写周期IO/M低低 M高高 IO假设假设 ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BL指令指令MOV DI, BL包含一个向存储器写操作包含一个向存储器写操作n1. IO/M变低，n CPU将对内存进行操作n2.A19A0上出现地址信号n0110 0011 0000 0000 1010nA19 A15 A11 A7 A3 A0n3. ALE上出现正脉冲信号n4.DT/R变高，数据收发器发送T1状态状态A19A16/S6S3A15A8 AD7AD0T1T2T3T4ALEWRDT/RDENCLK S6 S3A7 A0 A19A1

10、6 D7 D0IO/M ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BLn5. WR变低，n 发给内存， CPU将进行写n6. A19A16上出现状态信号n 0 IF 1 1n S6 S5 S4 S3 使用DSn7. DEN 变低，n 允许数据收发器进行数据传送n8. AD7AD0上出现数据信号n 即BL的内容n 0 1 1 1 1 1 0 0nAD7 AD0T2状态状态A19A16/S6S3A15A8 AD7AD0T1T2T3T4ALEWRDT/RDENCLK S6 S3A7 A0 A19A16 D7 D0IO/M ( DS )=6000

11、H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BLT3状态状态9. 继续提供状态信号继续提供状态信号S6S3 数据信号数据信号D7D010. 维持有关控制信号不变维持有关控制信号不变A19A16/S6S3A15A8 AD7AD0T1T2T3T4ALEWRDT/RDENCLK S6 S3A7 A0 A19A16 D7 D0IO/M ( DS )=6000H, (DI)=300AH, (BL)=7CH 执行执行 MOV DI , BLT4状态状态11. WR变高，变高， 将数据将数据线上的数据线上的数据7CH 写到写到 6300AH 内存单元中内存单元中12. DEN

12、变高，变高， 数据收发器与总线断开，数据收发器与总线断开， AD7AD0 变高阻态变高阻态A19A16/S6S3A15A8 AD7AD0T1T2T3T4ALEWRDT/RDENCLK S6 S3A7 A0 A19A16 D7 D0IO/M等待状态等待状态Twn同步时序通过插入等待状态，来使速度差别较同步时序通过插入等待状态，来使速度差别较大的两部分保持同步大的两部分保持同步n在在读写总线周期中，判断是否插入读写总线周期中，判断是否插入Tw1. 1. 在在T3T3的前沿检测的前沿检测READYREADY引脚是否有效引脚是否有效2. 2. 如果如果READYREADY无效，在无效，在T3T3和它和它T4T4之间插入一个等效于之间插入