寄存器和移位寄存器

1、1电子技术电子技术 第五章第五章 时序逻辑电路时序逻辑电路数字电路部分数字电路部分第十九讲第十九讲 寄存器和移位寄存器寄存器和移位寄存器2课题：课题：寄存器和移位寄存器寄存器和移位寄存器课时：课时：重点：重点：双向移位寄存器及其应用双向移位寄存器及其应用难点：难点：常用时序逻辑器件的分析及功能描述方法常用时序逻辑器件的分析及功能描述方法教学目标：教学目标：使同学掌握移位寄存器的功能及应用；使同学掌握移位寄存器的功能及应用； 了解环形计数器、扭环形计数器的构了解环形计数器、扭环形计数器的构 成规律成规律教学过程：教学过程：一、寄存器一、寄存器 二、移位寄存器二、移位寄存器 三、双向移位寄存器三、

2、双向移位寄存器74LS194 例例1 例例2 例例33时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计教学要求教学要求 ：1. 会使用移位寄存器组件会使用移位寄存器组件 ；2. 会分析和设计计数器电路。会分析和设计计数器电路。*常用时序逻辑电路常用时序逻辑电路45.3 寄存器和移位寄存器寄存器和移位寄存器 一、一、 数码寄存器数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接收接收脉冲脉冲( CP )寄存器是计算机的主要部件之一，它用寄存器是计算机的主要部件之一，它用来暂时存放数据或

3、指令。来暂时存放数据或指令。四位数码寄存器四位数码寄存器A3A2A1A0A0A1A2A35低电平低电平有效有效正边沿正边沿触发触发八八D寄存器寄存器 ：三态输出：三态输出共输出控制共输出控制共时钟共时钟1 2 3 45 6 7109814 13 12 111516171819201Q 1D 2D 2Q 3Q 3D 4D 4Q GND输出输出控制控制时钟时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 46二、二、 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位脉冲的作用下，向左或向右移动一位。在每个移位脉冲的作用下

4、，向左或向右移动一位。根据移位方向根据移位方向，常把它分成三种：，常把它分成三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)7根据移位数据的根据移位数据的输输入输出方式入输出方式，又，又可将它分为四种：可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出串串行输行输入入串串行输行输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出：8SDQQ DQQ DQQ DQQ D&A0A1A2A3RDCLRLOAD移位移

5、位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲四位并入四位并入 - 串出的左移寄存器串出的左移寄存器初始状态：初始状态： 设设A3A2A1A0 1011在存数脉冲作用下，在存数脉冲作用下， Q3Q2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2下面将重点下面将重点讨论蓝颜色讨论蓝颜色电路电路移位移位寄存器寄存器的工的工作原理。作原理。QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32109D0 0D1 Q0D2 Q1D3 Q2QQ DQQ DQQ DQQ D移位移位脉冲脉冲CP0串行串行输出输出32101

6、0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示如下：用波形图表示如下：Q3Q2Q1Q0CP11010011001100000000000110四位串入四位串入 - 串出的左移寄存器：串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2四位串入四位串入 - 串出的右移寄存器：串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1双向移位寄存器的构成：双向移位寄存器的构成

7、：只要设置一个控制端只要设置一个控制端S，当当S0 时左移；而当时左移；而当S1时右移即可。集成组件时右移即可。集成组件 电路电路74LS194就是这样的多功能移位寄存器。就是这样的多功能移位寄存器。QQ DQQ DQQ DQQ DCP串行串行输出输出3210串行串行输入输入LQDQQ3DQDQDCP串行串行输出输出Q1Q2Q0串行串行输入输入R11JK触发器构成触发器构成D触发器触发器1211111111YQYYQRSQnnnnnnQSSQSSDSSQSSY101201001001100120100110111DSSQSSQSSQSSQnnnn1Y1314011110 00 11 01 1直

8、接清零直接清零保保 持持右移右移(从从QA向向QD移动移动)左移左移(从从QD向向QA移动移动)并行输入并行输入 RDCPS1 S0功功 能能 DSR右移串行输入右移串行输入DSL左移串行输入左移串行输入0Q1Q3D2D1D0D2Q3Q74LS194RDCPS0S1SRDSLDD0 D1 D2D3并行输入并行输入VCCQ0Q1Q2Q3S1S0CPQ0Q1Q2Q3CP S1S0RDDSLD3D2D1D0DSRCLRGND74LS19415161413121110912345678DSLD3D2D1D0DSR15166.2.3 寄存器应用举例寄存器应用举例例例1：数据传送方式变换电路数据传送方式变

9、换电路D6D5D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路1. 实现方法实现方法(1). 因为有因为有7位并行输入，故需使用两片位并行输入，故需使用两片74LS194；(2). 用最高位用最高位QD2作为它的串行输出端。作为它的串行输出端。172. 具体电路具体电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移位移位脉冲脉冲&G2串行输出串行输出并行输入并行输入74LS194 (1)74LS194 (2)18寄

10、存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入 ( S1S0=11)并行输入并行输入 ( S1S0=11)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移 ( S1S0=01)右移右移

11、 ( S1S0=01)3.工作效果工作效果在电路中，在电路中，“右移输入右移输入”端接端接 5V。19例例2：试说明下图电路逻辑功能试说明下图电路逻辑功能,并指出并指出t4时刻输出时刻输出Y与输入与输入M、N的关系。的关系。2t1ttt1 t2 t3 t4t t1 t2 28NMY201）框图框图控制方式选择控制方式选择Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S0DR74LS194右移送数端右移送数端左移送数端左移送数端异步清零异步清零并行数据输入并行数据输入并行数据输出并行数据输出移位时钟移位时钟212）工作方式控制工作方式控制S1 S0 RD CP 工作方式工作方式0 0 1

12、保持保持0 1 1 右移（右移（ DIL= ）1 0 1 左移（左移（ DIR= ）1 1 1 并行加载并行加载 0 异步清零异步清零223）功能功能这是一种功能较齐全的移位寄存器，具这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种有清零、左移、右移、并行加载、保持五种功能。功能。32101n31n21n11n0n3n2n1n01n31n21n11n0DDDDQQQQQQQQQQQQ 并行加载保持234）用用7419474194实现左移、右移及并行加载。实现左移、右移及并行加载。CP Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL数据数据

13、011右移串出右移串出24CP Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL 数据数据101左移串出左移串出25CPQ0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL 111并行加载并行加载（4位并行数据输入）位并行数据输入）26三三. . 移位寄存器型计数器移位寄存器型计数器1.1.环型计数器环型计数器（M = NM = N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 1000010000010010有效循环有效循环该电路为一四进制计器该电路为一四进制计器27110001101001001111011110101

14、101111010000001011111无效循环无效循环不能自启动！不能自启动！1000010000010010有效循环有效循环Q0Q1Q2Q3 28例：用环型计数器构成顺序脉冲例：用环型计数器构成顺序脉冲 发生器。发生器。（环型计数器本身就是一个顺序脉冲发生器。）（环型计数器本身就是一个顺序脉冲发生器。）D1 Q1D2 Q2D3 Q3D0 Q0CP部件部件1部件部件2部件部件3部件部件410000100001 0000129123CP41234Q0Q1Q2Q330Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL11CP1 0 0 0用用7419474194构成

15、环型计数器：构成环型计数器： 有有 N种有效状态种有效状态,有有 2N - N种无效状态，种无效状态，无自启动能力无自启动能力。四进制计数器四进制计数器31Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL11CP0 1 1 1Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL111 1 1 1预置单脉冲预置单脉冲例：用例：用74194构成广告流水灯电路。构成广告流水灯电路。32例：用例：用74194构成构成 M = ?的计数器。的计数器。Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S0D DR R74LS194DIL11CP1

16、 0 0 0M=3332.2.扭环型计数器扭环型计数器（M = 2NM = 2N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 00001000000100111100111001111111有效循环有效循环此为循环码此为循环码2N2N进制计数器进制计数器3400101001010110110100101001101101无效循环无效循环 有有 2N种有效状态，有种有效状态，有 2N -2N种无效状种无效状态，态，无自启动能力无自启动能力。Q0Q1Q2Q3 00001000000100111100111001111111有效循环有效循环此为循环码此为循环码35用用7419474

17、194构成构成扭环型扭环型计数器：计数器：Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S0D DR R74LS194DIL01CP 136例例. M=?Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S0D DR R74LS194DIL01CP 1M=637例2. M=？01Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL01CP Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL 1清零清零M=1438例例3. M=?Q0Q1Q3Q2D0D1D3D2DIRS1S0D DR R74LS194DIL01CP &Q0Q1Q2

18、Q3 00001000000100111100111001111111M=739集成移位寄存器简介集成移位寄存器简介74LS194、74LS198、74LS299，等。，等。并行输入并行输出并行输入并行输出 ( 双向双向 )并行输入串行输出并行输入串行输出 74LS165、74LS166，等。，等。串行输入并行输出串行输入并行输出 74LS164，等。，等。串行输入串行输出串行输入串行输出 74LS91，等。，等。40作业作业P1745.641电子技术电子技术 第六章第六章 时序逻辑电路时序逻辑电路数字电路部分数字电路部分(第二十讲第二十讲 计数器计数器)42 第二十讲第二十讲 计数器计数器课

19、题课题：二进制计数器：二进制计数器课时安排课时安排：重点重点：集成计数器二进制计数器：集成计数器二进制计数器难点难点：74161、74193、74191的功能及特点的功能及特点 教学目标教学目标：使同学学会看功能表，理解同步加、减法计数：使同学学会看功能表，理解同步加、减法计数器的构成规律，理解异步与同步工作的区别，熟练掌握同器的构成规律，理解异步与同步工作的区别，熟练掌握同步二进制计数器步二进制计数器74161、74191、74193的功能和特点的功能和特点教学过程教学过程： 一、概述一、概述 二、二进制计数器的构成规律二、二进制计数器的构成规律 三、三、MSI计数器计数器 1、74161

20、2、74191 3、7419343计数器的分类计数器的分类（2 2）按数字的增减趋势按数字的增减趋势（1 1）按计数进制按计数进制（3 3）按是否由同按是否由同一计数脉冲控制一计数脉冲控制计数器主要用于对时钟脉冲计数，分频、定计数器主要用于对时钟脉冲计数，分频、定时的时序电路时的时序电路二进制二进制计数器计数器非二进制非二进制计数器计数器进制进制计数器计数器加法加法计数器计数器减法减法计数器计数器可逆可逆计数器计数器同步同步计数器计数器异步异步计数器计数器44一、二进制计数器一、二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1）四位二进制异步加法计数器）四位二进制异步加法计数器工作

21、原理：工作原理： 4个个JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲计数脉冲清零脉冲清零脉冲QQQQ45用用“观察法观察法”作出该电路的时序波形图和状态图

22、。作出该电路的时序波形图和状态图。由时序图可以看出，由时序图可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分别是计的周期分别是计数脉冲数脉冲( (CP) )周期的周期的2 2倍倍、4 4倍倍、8 8倍倍、1616倍倍，因而计数器也可，因而计数器也可作为分频器。作为分频器。CPQ0Q1Q2Q346（2 2）四位二进制异步减法计数器）四位二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二进制减法计数器。位异步二进制减法计数器。工作原理：工作原理：D触发器也都接成触发器也都接成T触发器。触发器。 由于是由于是上升沿上升沿触发，则应将低位触发器的触发

23、，则应将低位触发器的Q端端与相邻高位触发器的时钟脉冲输入端相连，即从与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。端取借位信号。它也同样具有分频作用。C1CPFF31DQ3计数脉冲QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脉冲CR47二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才发器产生进位信号（加计数）或借位信号（减计数）之后

24、才能实现，所以工作速度较低。为了提高计数速度，可采用同能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。步计数器。 231 0QQQ Q0000111111101101110010111001101010000111011001010100001100100001CPQ0Q1Q2Q3482 2二进制同步计数器二进制同步计数器（1 1）二进制同步加法计数器）二进制同步加法计数器 由于该计数器的翻转规律性较强，只需用由于该计数器的翻转规律性较强，只需用“观察法观察法”就可就可设计出电路：设计出电路： 因 为 是因 为 是 “ 同同步步”方式，所以方式，所以将所有触发器的将所有触发器的C

25、PCP端连在一起，端连在一起，接计数脉冲。接计数脉冲。 然后分析状然后分析状态图。若用态图。若用JK触触发器实现，选择发器实现，选择适当的适当的JK信号。信号。491KR3FFC1Q1JRFFQC1C12FFC1CP1RQQ0&21KFF&3清零脉冲1JQ&计数脉冲RQ&1KQ1J11J1KQ0CR分析状态图可见：分析状态图可见：FF0 0：每来一个：每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0= =K0 0=1=1。FF1 1：当：当Q0 0=1=1时，来一个时，来一个CP，向相反的状态翻转一次。所以向相反的状态翻转一次。所以选选J1 1= =K1 1= =

26、 Q0 0 。FF2 2：当：当Q0 0Q1 1=1=1时时， 来一个来一个CP，向相反的状态翻转一次。向相反的状态翻转一次。所以选所以选J2 2= =K2 2= = Q0 0Q1 1FF3 3： 当当Q0 0Q1 1Q3 3=1=1时，时， 来一个来一个CP，向相反的状态翻转向相反的状态翻转一次。所以选一次。所以选J3 3= =K3 3= = Q0 0Q1 1Q3 3150（2 2）二进制同步减法计数器）二进制同步减法计数器 分析分析4 4位二进制同步减法计数器的位二进制同步减法计数器的状态表，很容易看出，只要将各触发器状态表，很容易看出，只要将各触发器的驱动方程改为：的驱动方程改为： 将加

27、法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/ /减控制信减控制信号号X便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。w（3 3）二进制同步可逆计数器）二进制同步可逆计数器51 当控制信号当控制信号X=1时，时，FF1FF3中的各中的各J、K端分别端分别与低位各触发器的与低位各触发器的Q端相连，作加法计数。端相连，作加法计数。二进制同步可逆计数器的逻辑图：二进制同步可逆计数器的逻辑图： 当控制信号当控制信号X=0时，时，F

28、F1FF3中的各中的各J、K端分别端分别与低位各触发器的与低位各触发器的 端相连，作减法计数。端相连，作减法计数。实现了实现了可逆计数器可逆计数器的功能。的功能。QR02Q11JQCRRQFF清零脉冲FFC10C11K1K计数脉冲1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X 加/减控制信号Q523 3集成二进制计数器举例集成二进制计数器举例 （1 1）4 4位二进制同步加法计数器位二进制同步加法计数器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPL

29、DRDRCO53 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO54QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持55（2）4位二进制同步可逆计数器位二进制同步可逆计数器74191LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc7

30、41918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D56 第二十一讲第二十一讲 十进制计数器；十进制计数器；N进制计数器进制计数器课题课题：十进制计数器；：十进制计数器；N进制计数器进制计数器课时安排课时安排：重点重点： N进制计数器的获得进制计数器的获得难点难点：二：二-五五-十进制计数器构成不同编码的十进制计数器十进制计数器构成不同编码的十进制计数器教学目标教学目标：使同学掌握：使同学掌握MSI计数器的级联及大容量计数器的级联及大容量N进制计数器的实现方法，进制计数器的实现方法，教学过程教学过程： 一、十进制计数器一、十进制计数器

31、1、同步十进制加法计数器、同步十进制加法计数器 2、异步十进制加法计数器、异步十进制加法计数器 3、集成十进制计数器、集成十进制计数器 （1）同步十进制加法计数器）同步十进制加法计数器74160 （2）二五十进制异步计数器）二五十进制异步计数器74290 二、集成计数器应用二、集成计数器应用 1、计数器级联、计数器级联 （1）、同步级联）、同步级联 （2）、异步级联）、异步级联 （3）、以计数器输出端做为进位）、以计数器输出端做为进位/借位输出进行级联借位输出进行级联 2、用、用M进制集成计数器构成进制集成计数器构成N进制计数器进制计数器 （1）NM57二、非二进制计数器二、非二进制计数器N进

32、制计数器又称模进制计数器又称模N计数器。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时，为非二进制计数器。非二进制计数器中最时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。常用的是十进制计数器。581 1 84218421BCD码同步十进制加法计数器码同步十进制加法计数器QQ1KR1J2QC10C111JFFRQ计数脉冲清零脉冲CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程

33、：）写出驱动方程：10J10KnnQQJ031nQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK 59 然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：（2）转换成次态方程：）转换成次态方程： 先写出先写出JK触发器的特性方程触发器的特性方程:nnQQJ03110J10KnQK01nnQQJ012nnQQK012nnnQQQJ0123n03QK nnnQKQJQ1nnnnQQKQJQ0000010nnnnnnnnQQQQQQKQJQ10103111111nnnnnnnnnQQQQQQQKQJQ2

34、01201222212nnnnnnnnnQQQQQQQKQJQ30301233331360（3）作状态转换表。）作状态转换表。 设初态为设初态为Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次态方程进行，代入次态方程进行计算，得状态转换表如表计算，得状态转换表如表6.3.56.3.5所示。所示。61（4 4）作状态图及时序图）作状态图及时序图。2310QQQ Q0000100001000011000100101001010101100111CPQ0Q1Q2Q31234567891062（5）检查电路能否自启动）检查电路能否自启动 用同样的分析的方法分别求出用同样的分析的方法分别求出

35、6种无效状态下的次态，种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。得到完整的状态转换图。可见，该计数器能够自启动。 由于电路中有由于电路中有4个触发器，它们的状态组合共有个触发器，它们的状态组合共有16种。而种。而在在8421BCD码计数器中只用了码计数器中只用了10种，称为有效状态。其余种，称为有效状态。其余6种状态称为无效状态。种状态称为无效状态。 当由于某种原因，使计数器进入无效状态时，如果能在当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具时钟信号作用下，最终进入有效状态，我们就称该电路具有有自启动自启动能力能力

36、。231 0QQQ Q0000100001000011000100101001010101100111101010111101110011111110有效循环6328421BCD码异步十进制加法计数码异步十进制加法计数器器CP2 2= =Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1 1）写出各逻辑方程式。）写出各逻辑方程式。 时钟方程时钟方程： CP0 0= =CP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下降沿触发。）C

37、P1 1= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1才可能改变状态。才可能改变状态。) )CP3 3= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态) )1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ&641J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数脉冲清零脉冲QQQQ&各触发器的驱动方程：各触发器的驱动方程：10J10KnQJ3111K12J12KnnQQJ12

38、313K65（2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得触发器的特性方程，得各触发器的次态方程：各触发器的次态方程：10J10KnQJ3111K12J12KnnQQJ12313KnnnnQQKQJQ0000010（CP由由10时此式有效）时此式有效） nnnnnQQQKQJQ13111111（Q0由由10时此式有效）时此式有效） nnnnQQKQJQ2222212（Q1由由10时此式有效）时此式有效） nnnnnnQQQQKQJQ312333313（Q0由由10时此式有效）时此式有效） 66 （3）作状态转换表。）作状态转换表。设初态为设初态为Q3Q2Q1Q0=0000，代

39、入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。673 3十进制集成计数器举例十进制集成计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器74160741603Q2QETCP0D1D2D3DRCO1Q0Q7416041235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCOEPRDDL68 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。41235671516CPD

40、0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCO69（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输出端为，输出端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的异步五进制计数器。位二进制计数器和一个独立的异步五进制计数器。如果将如果将Q0 0与与CP2 2相连，相连，CP1 1作时钟脉冲输入端

41、，作时钟脉冲输入端，Q0 0Q3 3作输出端，则作输出端，则为为84218421BCD码十进制计数器。码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR70 7429074290的功能：的功能： 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9 9）。）。 4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR71三、集成计数器的应用三、集成计数器的应用（1 1）同步级联）同步级联例：用两片

42、例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用同步级联采用同步级联方式构成的方式构成的8 8位二进制同步加法计数器，模为位二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q72（2 2）异步级联）异步级联 例：用两片例：用两片74191采用异步级联方式构成采用异步级联方式构成8位二进制位二进制异步可逆计数器。异步

43、可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲D/UENL0132Q Q Q QQ6Q7Q4Q5D73（3）用计数器的输出端作进位）用计数器的输出端作进位/借位端借位端 有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可借位输出端，这时可根据具体情况，用计数器的输出信号根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q 产生一个进位产生一个进位/借位借位。例：如用两片例：如用两片74290采用异步级联方式组成的二位采用异步级联方式组成

44、的二位8421BCD码十进制加法计数器。码十进制加法计数器。(模为模为1010=100)3Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q74第二十二讲第二十二讲 任意进制计数器；顺序脉冲发生器；序列信号发生器任意进制计数器；顺序脉冲发生器；序列信号发生器课题课题：任意进制计数器；顺序脉冲发生器；序列信号发生器：任意进制计数器；顺序脉冲发生器；序列信号发生器课时安排课时安排：重点重点： N进制计数器的获得进

45、制计数器的获得难点难点：用异步清零和异步置数法构成：用异步清零和异步置数法构成N进制计数器时的过渡状态进制计数器时的过渡状态教学目标教学目标：使同学掌握：使同学掌握MSI计数器的级联及大容量计数器的级联及大容量N进制计数器的实现进制计数器的实现方法，初步理解用方法，初步理解用MSI进行时序逻辑电路的设计进行时序逻辑电路的设计;了解顺序脉冲发生器；了解顺序脉冲发生器；了解序列信号发生器了解序列信号发生器教学过程教学过程： 一、用一、用M进制集成计数器构成进制集成计数器构成N进制计数器进制计数器 1、NM （1）用整体清零法或置数法）用整体清零法或置数法 （2）乘数法）乘数法 二、顺序脉冲发生器二

46、、顺序脉冲发生器 1、移位型脉冲计数器、移位型脉冲计数器 2、计数器加译码器、计数器加译码器 三、序列信号发生器三、序列信号发生器752 2组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法 异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。QDQ1074160Q32Q3DETQ10Q211CPLD31DQEPQ计数脉冲RCO20DRD&Q0Q0000Q00010100001100102100101100101100010111Q376（2）同步清

47、零法）同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132Q Q Q Q3Q0010000000011Q0001Q1Q01002010177（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制计数器。进制计数

48、器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ301010111100101101000101078（4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。QDRETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q3Q0101000110111Q0100Q1

49、Q100021001011079例例 用用7416074160组成组成4848进制计数器。进制计数器。 先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，然后再进制计数器，然后再用异步清零法组成了用异步清零法组成了4848进制计数器。进制计数器。解：解：因为因为N4848，而，而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成构成此计数器。此计数器。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1计数脉

50、冲&11803 3组成分频器组成分频器 前面提到，模前面提到，模N计数器进位输出端输出脉冲的频率是输入计数器进位输出端输出脉冲的频率是输入脉冲频率的脉冲频率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器。分频器。解：解： 因为因为32768=232768=21515，经，经1515级二分频，就可获得频率为级二分频，就可获得频率为1 1Hz的脉冲的脉冲信号。因此将四片信号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例 某石英晶体振荡器输出脉冲信号的频率为某石英晶体振荡器输出脉冲信号的频率为3276832768Hz

51、，用，用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。D13DD3DCPQ Q00RCO74161(4)L21ETQDQR2DEP1RRCO0CP0D3DDD1QQETQ3DQEPL1D1274161(3)2QCP332Q1EP74161(2)D0D2DQD10QDRETLRCOD3RQ1DQDCP0EPD1L2D1RCO3ETDQD074161(1)2Q111111ff=1Hz=32768Hz814 4组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周期性的二进制信号在时钟脉冲作用下产生的一串周期性

52、的二进制信号。例：用例：用74161及门电路构成序列信号发生器。及门电路构成序列信号发生器。 其中其中74161与与G1构成了一个模构成了一个模5计数器。计数器。 ，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。82 例例 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。 解：解：由于序列长度由于序列长度P=8，故将，故将74161构成模构成模8计数器，并选用数据选择器计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。产生所需序列，从而得电路如图所示。835组成脉冲

53、分配器组成脉冲分配器74161DD32DDLQQRDQ01301CPCP1ET2EPD1RCOQ1000Y22BA2AY1G1YA474138YYGGY0Y315YA7612Y60Y235YY14YYY7YCPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y845.4 计数器的设计计数器的设计 计数器的设计方法很多，大抵可分为两计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器构成，再就是利类：一是根据要求用触发器构成，再就是利用具有特定功能的中规模集成组件适当连接用具有特定功能的中规模集成组件适当连接而成。而成。5.4.1 利用触发器设计某计数电路利用触发器设计某计数电路举例说明其设计步

54、骤。举例说明其设计步骤。 例：例：数字控制装置中常用的步进电动机有数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕三个绕组。电动机运行时要求三个绕组以组以 AAB B BC C CA再回到再回到A的的顺序循环通电，试设计一个电路实现之。顺序循环通电，试设计一个电路实现之。85设计步骤设计步骤(分分7步步)如下：如下：(1) 根据任务要求，确定计数器的模数和所需的根据任务要求，确定计数器的模数和所需的触发器个数。触发器个数。本任务所需计数器的模数为本任务所需计数器的模数为 6 ，所以触发器，所以触发器的个数为的个数为 3 。(2) 确定触发器的类型。确定触发器的类型

55、。最常用的触发器有最常用的触发器有 D触发器和触发器和JK触发器，本触发器，本任务中选用任务中选用JK触发器。触发器。001011010110100101(3) 列写状态转换表或转换图。列写状态转换表或转换图。用三个触发器的输出端用三个触发器的输出端QA、QB、QC分别控制电动机的三分别控制电动机的三个绕组个绕组A、B、C，并以，并以“1”表示通电，表示通电，“0”表示不通电。表示不通电。以以QCQBQA 为序排列：为序排列：86(4) 根据所选触发器的激励表，确定各个触发器在根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。状态转换时对控制端的电平要求。J K Qn Q

56、n+1JK触发器的功能表触发器的功能表 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Q n Q n+1 J KJK触发器的驱动表触发器的驱动表0 0 0 X0 1 1 X1 0 X 11 1 X 0 注意：注意：“X”表示可表示可“0”可可“1”。87 QC QB QA QC QB QA JC KC JB KB JA KA 原原 状状 态态 下下 状状 态态 对各控制端的电平要求对各控制端的电平要求, 0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0 X 1 0 1 0 1

57、 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0 X X 0步进电动机绕组通电激励表步进电动机绕组通电激励表(5) 写出各个控制端的逻辑表达式。写出各个控制端的逻辑表达式。JC = QA KC = QA JB = QC KB = QC JA = QB KA = QB 88RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数预置数计数脉冲计数脉冲CP(6) 画出计数器的逻辑电路图。画出计数器的逻辑电路图。(7) 检验该计数电路能否自动启动。检验该计数电路能否自动启动。

58、本计数电路有三个触发器，可有八个状态组合，本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两可是只用去六个，尚有两 个未利用，因此需要个未利用，因此需要检验一下，若不能自行启动要进行修改。检验一下，若不能自行启动要进行修改。895.4.2 利用集成功能组件设计计数电路利用集成功能组件设计计数电路一、中规模计数器组件介绍及其应用一、中规模计数器组件介绍及其应用1. 二二 - 五五 - 十进制计数器十进制计数器 74LS9074LS90 内部含有两个独立的内部含有两个独立的 计数电路：计数电路：一个一个是模是模 2 计数器计数器(CPA为其时钟，为其时钟，QA为其输出端为其输出端)，

59、另一个是模另一个是模 5 计数器计数器(CPB为其时钟，为其时钟，QDQCQB为其输出端为其输出端)。外部时钟外部时钟CP是先送到是先送到CPA还还 是先送到是先送到CPB，在，在QDQCQBQA这四个输出端会形成不同的码制。这四个输出端会形成不同的码制。(1) 74LS90的结构和工作原理简介的结构和工作原理简介90QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD74LS 90原理电路图原理电路图 91CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCVCCQAQDQBQCGND1234567141312111

60、098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图管脚分布图92CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 90功能表功能表归纳：归纳：1. 74LS 90在在“计数状态计数状态”或或“清零状态清零状态”时，均时，均要求要