第2章80868088微处理器

1、第第2 2章章 8086/80888086/8088微处理器微处理器 2.1 8086/8088微处理器的结构微处理器的结构2.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.4 8086的程序访问结构的程序访问结构2.5 时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期8086：16位微处理器位微处理器 ，16根数据线、根数据线、20根地址线，可根地址线，可寻址寻址1M字节；字节；8088：准：准16位微处理器位微处理器 ，其内部寄存器、内部运算部，其内部寄存器、内部运算部件以及内部操作均按件以

2、及内部操作均按16位设计，但对外的数据总线只有位设计，但对外的数据总线只有8条。条。2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构8086CPU功能结构功能结构总线接口部件总线接口部件BIU执行部件执行部件EU功能功能：负责与：负责与 M、I/O 端口传送数据、地址端口传送数据、地址功能：功能：从指令流队列中取指令、分析指令和执行指令从指令流队列中取指令、分析指令和执行指令8086CPU功能结构图功能结构图总总线线控控制制逻逻辑辑内部总线内部总线16位位地址加法器地址加法器总总线线接接口口部部件件BIU1 2 3 4 5 6指令队列指令队列执执行行部部件件EU

3、通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SIEU控控制制器器CSDSSSESIP暂存器暂存器专用（段）寄存器专用（段）寄存器2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构ALU暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列总线20位地位地址总线址总线16位位数数据据总总线线完成完成16或或8位二进制数位二进制数的算术运算和逻辑运的算术运算和逻辑运算算通用寄存器组通用寄存器组包括数据寄存器和地包括数据寄存器和地址与变址寄存器。址与变址寄存器。生成生成20位物理地址位物理地址CS：存放代码段段

4、基址：存放代码段段基址DS：存放数据段段基址：存放数据段段基址SS：存放附加段段基址：存放附加段段基址ES：存放堆栈段段基址：存放堆栈段段基址IP : 存放下一条要执行指令存放下一条要执行指令 的有效地址的有效地址EA。 8086：6个字节个字节8088：4个字节个字节8086指令队列指令队列空空2个个字节字节（8088空空1个个字节），且字节），且EU部部件没有要求件没有要求BIU部件进入存取操部件进入存取操作数等总线周期时，作数等总线周期时，BIU部件就部件就会自动从内存单元顺序取指令会自动从内存单元顺序取指令字节填满指令流队列。字节填满指令流队列。并行处理的优势：并行处理的优势：一条指令

5、执行过程中可以取出下一条（或多条）指令，一条指令执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队；指令在指令队列中排队；一条指令执行完成后，可立即执行下一条指令，减少一条指令执行完成后，可立即执行下一条指令，减少CPU为取指令而等待的时间，提高为取指令而等待的时间，提高CPU的利用率和整个运的利用率和整个运行速度。行速度。2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构 8086CPU的内部寄存器如图的内部寄存器如图2.1所示。所示。8086CPU内部有内部有14个个16位寄存器，可以分为以下三组。位寄存器，可以分为以下三组。2.1.2 8086/8

6、088的内部寄存器的内部寄存器2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构通用寄存器组通用寄存器组段寄存器组段寄存器组控制寄存器组控制寄存器组数据寄存器数据寄存器地址与变址寄存器地址与变址寄存器指令指针指令指针IP标志寄存器标志寄存器FRAXBXCXDX目的变址指针目的变址指针DI源变址指针源变址指针SI基址指针基址指针BP堆栈指针堆栈指针SP数据寄存器数据寄存器DLDHDX计数寄存器计数寄存器CLCHCX基址寄存器基址寄存器BLBHBX累加器累加器ALAHAX数据寄存器数据寄存器 可分为两个可分为两个8 8位，主要用于位，主要用于数据操作数据操作地址指针寄

7、存器地址指针寄存器主要用于地址操作主要用于地址操作8086的的16位通用寄存器是：位通用寄存器是：AXBXCXDX SI DIBPSP8086的的8位通用寄存器是：位通用寄存器是：AHBHCHDHALBLCLDL对其中某对其中某8位的操作，并不影位的操作，并不影响另外对应响另外对应8位的数据位的数据2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构BX:常用做存放存储器地址；常用做存放存储器地址；CX:作为循环和串操作等指令作为循环和串操作等指令中的隐含计数器；中的隐含计数器；数据寄存器：数据寄存器：AX:使用频度最高，用于算术、使用频度最高，用于算术、逻辑运算以

8、及与外设传送信逻辑运算以及与外设传送信息等；息等；DX:常用来存放双字长数据的常用来存放双字长数据的高高16位，或存放外设端口地位，或存放外设端口地址址;AXBXCXDX目的变址指针目的变址指针DI源变址指针源变址指针SI基址指针基址指针BP堆栈指针堆栈指针SP数据寄存器数据寄存器DLDHDX计数寄存器计数寄存器CLCHCX基址寄存器基址寄存器BLBHBX累加器累加器ALAHAX数据寄存器数据寄存器 可分为两个可分为两个8 8位，主要用于位，主要用于数据操作数据操作地址指针寄存器地址指针寄存器主要用于地址操作主要用于地址操作2.1 8086/80882.1 8086/8088微处理器的结构微处

9、理器的结构数据寄存器：数据寄存器：SP：指示栈顶的偏移地址，：指示栈顶的偏移地址，不能再用于其他目的，具有不能再用于其他目的，具有专用目的专用目的。BP：数据在堆栈段中的基：数据在堆栈段中的基地址地址。SP和和BP寄存器与寄存器与SS段寄存段寄存器联合使用来访问堆栈。器联合使用来访问堆栈。SI和和DI：串操作类指令中，：串操作类指令中，常用于存储器寻址时提供地常用于存储器寻址时提供地址。址。 通用寄存器的特殊用法通用寄存器的特殊用法( (默认用法默认用法) )寄存器寄存器特特 殊殊 用用 法法AX，AL 乘法乘法/除法指令，作累加器；除法指令，作累加器；I/O操作时，作数据寄存器操作时，作数据

10、寄存器AH在在LAHF指令中用作目的寄存器指令中用作目的寄存器(AH)标志标志)AL在在BCD码及码及ASCII码运算指令中作为累加器；码运算指令中作为累加器；在在XLAT指令中作为累加器（指令中作为累加器（AL）(AL)（BX）)BX在间接寻址中作为基址寄存器和变址寄存器在间接寻址中作为基址寄存器和变址寄存器CX在循环程序中，作循环次数计数器在循环程序中，作循环次数计数器CL在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄在移位和循环移位指令中，作为移位位数和循环移位次数的计数寄存器（指令执行后，（存器（指令执行后，（CL）不变）不变）DXI/O指令间接寻址时，作为地址寄存器；在乘

11、法指令中作为辅助累指令间接寻址时，作为地址寄存器；在乘法指令中作为辅助累加器（当乘积或被除数为加器（当乘积或被除数为32位时，存放高位时，存放高16位数）位数）BP在间接寻址中，作为基址寄存器在间接寻址中，作为基址寄存器SP在堆栈操作中，作为堆栈指针在堆栈操作中，作为堆栈指针SI间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为源变址寄存器源变址寄存器DI在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作在间接寻址时，作为地址寄存器或变址寄存器；在串操作指令中作为目的变址寄存器为目的变址寄存器 2. 段寄存器组段寄存器组

12、 8086/8088CPU可直接寻址可直接寻址1MB内存空间。内存空间。 存储空间采用存储空间采用分段技术分段技术，每段最大寻址，每段最大寻址64KB。 逻辑段可在整个逻辑段可在整个1MB存储空间内浮动，但段的起始地址存储空间内浮动，但段的起始地址 低低4位必须是位必须是0000B，这样在存放段地址时只存放高，这样在存放段地址时只存放高16 位，作为段基址。位，作为段基址。 2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构操操作作取指令取指令存取数据存取数据堆栈操作堆栈操作目的串操作

13、目的串操作访问：代码段访问：代码段物理地址的构成：物理地址的构成：CS10H+IP访问：数据段访问：数据段物理地址的构成：物理地址的构成：DS10H+EA物理地址的构成：物理地址的构成：SS10H+SP物理地址的构成：物理地址的构成：ES10H+DI 物理地址物理地址=段地址段地址10H+有效地址有效地址2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构CS左移左移4位位20位位+地址加法器地址加法器CS16位位物理地址物理地址20位位或偏移或偏移地址地址2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构2020位物理地址形成过程演示

14、位物理地址形成过程演示表表2-1 8086的基本段约定和允许的超越段的基本段约定和允许的超越段CPU执行的操作执行的操作基本段约定基本段约定超越段超越段有效地址有效地址取指令取指令CS-IP压栈、弹栈压栈、弹栈SS-SP源串源串DSCS,ES,SSSI目的串目的串ES-DI通用数据读写通用数据读写DSCS,ES,SS有效地址有效地址EABP作间址寄存器作间址寄存器SSCS,DS,ES有效地址有效地址EA 8086的基本段约定和允许的段超越如表的基本段约定和允许的段超越如表2-1所示。所示。 表中的表中的“-”表示不允许修改。表示不允许修改。2.1 8086/80882.1 8086/8088微

15、处理器的结构微处理器的结构2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构控制寄存器组控制寄存器组指令指针指令指针IP标志寄存器标志寄存器FR作用：作用：存放将要执行的下一条指令在现行存放将要执行的下一条指令在现行代码段中的代码段中的偏移地址偏移地址，它与，它与CS相结合生成相结合生成指向指令的物理地址。指向指令的物理地址。特点：特点：IP是一个专用寄存器，其内容由是一个专用寄存器，其内容由BIU部件自动修改部件自动修改，不能直接访问不能直接访问IP，但可以，但可以通过转移或调用指令改变其内容。通过转移或调用指令改变其内容。作用：作用：存放指令执行结果特征位和对

16、存放指令执行结果特征位和对CPU运行特点的控制位。运行特点的控制位。特点：特点：8086 CPU 中设置了中设置了16位标志寄存位标志寄存器，只用了器，只用了9位，其余位用来扩展。位，其余位用来扩展。9位标位标志分为志分为6位状态标志和位状态标志和3位控制标志两类位控制标志两类。AF：辅助进位标志：辅助进位标志AF=1：数据的第：数据的第3位（半个字节）位（半个字节）需要向前产生进位需要向前产生进位/借位。借位。AF=0：数据的第：数据的第3位（半个字节）位（半个字节）不会向前产生进位不会向前产生进位/借位。借位。CF：进位进位/借位标志借位标志CF=1：最高位需要向前产生进位：最高位需要向前

17、产生进位/借位。借位。CF=0：最高位不会向前产生进位：最高位不会向前产生进位/借位。借位。PF：奇偶标志：奇偶标志PF=1: 结果的低结果的低8位中有偶数个位中有偶数个1。PF=0: 结果的低结果的低8位中有奇数个位中有奇数个1。影响影响全部全部状态标志状态标志:加法、减法运算。加法、减法运算。影响影响部分部分状态标志状态标志:移位操作。移位操作。不影响不影响任何状态标志任何状态标志:数据传送指令。数据传送指令。ZF：全零标志：全零标志ZF=1：运算结果为全：运算结果为全0。不包括进。不包括进位的情况位的情况ZF=0：运算结果不为：运算结果不为0。（2）标志寄存器）标志寄存器n16位，只用了

18、其中位，只用了其中9位，位，唯一能按位操作的寄存器。唯一能按位操作的寄存器。n用于反映指令执行结果或控制指令执行形式。用于反映指令执行结果或控制指令执行形式。OFD11D15 .D12DFD10IFD9TFD8SFD7ZFD6D5AFD4D3PFD2D1CFD02.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构6位状态位状态标志：标志：OF、SF、ZF、PF、CF、AF作用作用：反映指令对数据作用之后，结果的状态，控制后续指令的执行。：反映指令对数据作用之后，结果的状态，控制后续指令的执行。3位控制位控制标志：标志：DF、IF、TF 作用：作用：值不由数据运算结果

19、决定，由值不由数据运算结果决定，由指令直接赋值，决定后续指令执指令直接赋值，决定后续指令执 行行情况。情况。OF：溢出标志：溢出标志(指补码指补码)OF=1：操作数超过了机器表示的范围：操作数超过了机器表示的范围,溢出。溢出。OF=0：操作数未超过了机器能表示的范围：操作数未超过了机器能表示的范围,不溢出。不溢出。求解方法求解方法：最高位进位：最高位进位 次高位进位次高位进位字节允许范围字节允许范围：128 + 127字允许范围字允许范围：32768 + 32767TF：跟踪跟踪(单步单步)标志位标志位TF=1，每执行一条指令后，自动产生一次内，每执行一条指令后，自动产生一次内部中断，使部中断

20、，使CPU处于单步执行指令工作方式，处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。便于进行程序调试，用户能检查程序。TF=0, CPU正常工作。正常工作。（2）标志寄存器）标志寄存器n16位，只用了其中位，只用了其中9位，位，唯一能按位操作的寄存器唯一能按位操作的寄存器n用于反映指令执行结果或控制指令执行形式用于反映指令执行结果或控制指令执行形式OFD11D15 .D12DFD10IFD9TFD8SFD7ZFD6D5AFD4D3PFD2D1CFD02.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构IF：中断允许中断允许/禁止标志位禁止标志位IF=1,

21、 允许外部可屏蔽中断。允许外部可屏蔽中断。CPU可以响应可屏蔽中断可以响应可屏蔽中断请求。请求。IF=0, 关闭中断。关闭中断。CPU禁止响应可屏蔽中断请求。禁止响应可屏蔽中断请求。IF的状态对不可屏蔽中断和内部软中断没有影响。的状态对不可屏蔽中断和内部软中断没有影响。SF：符号标志：符号标志SF=1：运算结果的最高位为：运算结果的最高位为1，如果为带符号，如果为带符号数，则为负数。数，则为负数。SF=0：运算结果的最高位为：运算结果的最高位为0，如果为带符号，如果为带符号数，则为正数。数，则为正数。带符号数的最高位为符号位；而无符号数的带符号数的最高位为符号位；而无符号数的 最最高位为数值位

22、。高位为数值位。DF：方向控制标志位方向控制标志位用于串处理指令，控制从前往后、还是从后往前对字符串进行操作用于串处理指令，控制从前往后、还是从后往前对字符串进行操作处理。处理。DF=1，每次串处理操作后使变址寄存器，每次串处理操作后使变址寄存器SI和和DI的值递减，使串处的值递减，使串处理从高地址向低地址方向处理。理从高地址向低地址方向处理。DF=0，每次串处理操作后使变址寄存器，每次串处理操作后使变址寄存器SI和和DI的值递增，使串处的值递增，使串处理从低地址向高地址方向处理。理从低地址向高地址方向处理。控制标志与状态标志的区别：控制标志与状态标志的区别：控制标志控制标志：其值由系统程序或

23、用户程序根据需要用指令设置。：其值由系统程序或用户程序根据需要用指令设置。状态标志状态标志：由中央处理器执行运算指令，并根据运算结果而自：由中央处理器执行运算指令，并根据运算结果而自动设置。动设置。标志名标志名标志为标志为1 1标志为标志为0 0OFOF溢出溢出( (是是/ /否）否）OVOVNVNVDFDF方向（减量方向（减量/ /加量加量) )DNDNUPUPIFIF中断中断( (允许允许/ /关闭关闭) )EIEIDIDISFSF符号符号( (负负/ /正正) )NGNGPLPLZFZF零零( (是是/ /否）否）ZRZRNZNZAFAF辅助进位辅助进位( (是是/ /否）否）ACACN

24、ANAPFPF奇偶标志奇偶标志( ( 偶偶/ /奇奇) )PEPEPOPOCFCF进位标志进位标志( (是是/ /否）否）CYCYNCNC2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构例例1：2个数相加后，分析各标志位的值个数相加后，分析各标志位的值例例2：2个数相减后，分析各标志位的值个数相减后，分析各标志位的值2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11

25、 10 00 01 1+ +0 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 1运算结果最高位为运算结果最高位为1SF=1；第三位向第四位有进位第三位向第四位有进位 AF=1；次高位向最高位有进位次高位向最高位有进位 ，最高位向前没有进位，最高位向前没有进位，OF=1 0=1最高位没有进位最高位没有进位 CF=0；低低8位中位中1的个数为偶数个的个数为偶数个 PF=1；运算结果本身运算结果本身0 ZF=0；2.1 8086/80882.1 8086/8088微处理器的结构微处理器的结构返返 回回1 10 00 00 01 11 10 01 10 00

26、 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1- -0 00 01 10 01 11 10 00 01 10 00 00 01 11 10 00 0运算结果最高位为运算结果最高位为0SF=0；第三位向第四位没有借位第三位向第四位没有借位 AF=0；次高位向最高位没有借位次高位向最高位没有借位 ，最高位向前没有借位，最高位向前没有借位，OF=0 0=0最高位没有借位最高位没有借位 CF=0；低低8位中位中1的个数为奇数个的个数为奇数个 PF=0；运算结果本身运算结果本身0 ZF=0；2.1 8086/808

27、82.1 8086/8088微处理器的结构微处理器的结构芯片与其他部件的联系全靠在引脚上传送信息，这些信息可芯片与其他部件的联系全靠在引脚上传送信息，这些信息可能自芯片向外输出，也可能从外部输入到芯片，还可能是双能自芯片向外输出，也可能从外部输入到芯片，还可能是双向的。向的。指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字上面加有一条横线，引脚名字上无横线者为高电平有效。另上面加有一条横线，引脚名字上无横线者为高电平有效。另有一些引脚高、低电平均有效，分别表示不同的状态或数值。有一些引脚高、低电平均有效，分别表示不同的状态或数值。还有些引

28、脚信号为边沿有效。还有些引脚信号为边沿有效。2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式芯片引脚特性描述芯片引脚特性描述信号引脚功能信号引脚功能信号的有效电平信号的有效电平信号流向信号流向引脚复用引脚复用三态能力三态能力引脚信号的定义引脚信号的定义一个引脚具有两种或两种以上的功能，可以减少引脚的数量。一个引脚具有两种或两种以上的功能，可以减少引脚的数量。“三态三态”能力是指有些引脚除了能正常能力是指有些引脚除了能正常输出或输入高、低电平外输出或输入高、低电平外，还能还能输出高阻状态输出高阻状态。当它输出高阻状态时，表示芯片实际上已放。当它输出高阻

29、状态时，表示芯片实际上已放弃了对该引脚的控制，使之弃了对该引脚的控制，使之“浮空浮空”。这样，与总线相连接的其。这样，与总线相连接的其它设备就可以获得对总线的控制权，系统转为接受总线的设备控它设备就可以获得对总线的控制权，系统转为接受总线的设备控制下工作。制下工作。40条引脚，双列直插式封装条引脚，双列直插式封装采用采用分时复用地址分时复用地址/数据总线数据总线两种模式：两种模式：最大模式最大模式、最小模式最小模式 最大模式最大模式：两个或多个微处理器：两个或多个微处理器（多微处理器模式），一个主处理器（多微处理器模式），一个主处理器为为8086CPU，另外的处理器可以是浮，另外的处理器可以是

30、浮点数协助处理器点数协助处理器8087或或I/O处理器处理器8089。 最小模式最小模式：只有：只有8086CPU一个微一个微处理器（单处理器模式）。处理器（单处理器模式）。2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式思考：思考：如何选择如何选择两种工作模式？两种工作模式？思考：思考：何时传输何时传输地址，何时传输地址，何时传输数据？数据？2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式8086有有40个引脚，其中个引脚，其中第第33 （最小（最小/最大模式）最大模式）脚很脚很关键，它是一条关键，它是一

31、条输入线输入线，可，可以加高电平，也可以加低电以加高电平，也可以加低电平，由该线所加电平的高或平，由该线所加电平的高或低电平决定低电平决定24-31引脚的功引脚的功能能（24-31引脚括号内为最引脚括号内为最大模式功能）其他引脚不受大模式功能）其他引脚不受第第33引脚的影响，我们把这引脚的影响，我们把这部分引脚称为部分引脚称为一般引脚一般引脚。2.2.1 8086CPU的引脚及其功能的引脚及其功能8086CPU的引脚线按照功能分为的引脚线按照功能分为3类。类。2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式数据引脚线数据引脚线地址引脚线地址引脚线80

32、86 CPU 8086 CPU 引脚分类引脚分类控制引脚线控制引脚线1. 地址、数据引脚线地址、数据引脚线 AD0AD15：l分时复用的地址数据引脚线，双向、三态。分时复用的地址数据引脚线，双向、三态。lT1期间作地址线期间作地址线A15A0用，输出存储单元低用，输出存储单元低16位地址。位地址。lT2T3期间作数据线期间作数据线D15D0用，双向。用，双向。写操作写操作为为T2T3；读操作读操作为为T3，T2处于悬空状态；处于悬空状态； CPU响应中断及系统总线处理响应中断及系统总线处理“保持响应保持响应”状态时，状态时，AD0AD15处于悬空状态。处于悬空状态。2.2 8086/80882

33、.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式返返 回回S5：表示中断允许标志状态。：表示中断允许标志状态。 S51表示中断允许标志表示中断允许标志IF1，允许可屏蔽中断请求；，允许可屏蔽中断请求； S50表示表示IF0，禁止可屏蔽中断请求。，禁止可屏蔽中断请求。S6：指示：指示8086当前是否与总线相连。当前是否与总线相连。 S60表示表示8086连在总线上连在总线上 。 A19/S6A16/S3：分时复用，输出引脚。：分时复用，输出引脚。 T1期间，作为期间，作为20位地址线的高位地址线的高4位位A19A16。T2T4期间作为期间作为S6S3状态线用。状态线用。2.2 8

34、086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式S4和和S3状态组合与当前段的关系表状态组合与当前段的关系表S4 S3当前使用的段寄存器当前使用的段寄存器0 0ES段寄存器段寄存器0 1SS段寄存器段寄存器1 0存储器寻址时为存储器寻址时为CS段寄存器，段寄存器，I/O端口则不需要端口则不需要1 1DS段寄存器段寄存器2. 控制引脚线控制引脚线 CPU在进行具体操作时所发出的控制信号，在进行具体操作时所发出的控制信号，CPU的的操作不同，使用的引脚线也各不相同。操作不同，使用的引脚线也各不相同。2.2 8086/80882.2 8086/8088的引脚信号及工

35、作模式的引脚信号及工作模式启动复位和时钟信号启动复位和时钟信号操作类型操作类型最小最小/最大方式的读最大方式的读/写操作写操作总线请求和响应操作总线请求和响应操作中断请求和响应操作中断请求和响应操作控制数据和地址信息传送操作控制数据和地址信息传送操作CPU等待检测操作及其他信号等待检测操作及其他信号复位条件复位条件：至少保持：至少保持4个时钟周期的高电平个时钟周期的高电平复位处理复位处理：除：除CS=FFFFH外，包括外，包括IP在内的其余在内的其余 寄存器和指令流队列的值均为寄存器和指令流队列的值均为0。复位结果复位结果：从：从FFFF:0000H处开始执行程序。处开始执行程序。一般放置一条

36、转移指令转到程序真正的入口地址。一般放置一条转移指令转到程序真正的入口地址。2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式启动复位和时钟信号启动复位和时钟信号RESET复位信号复位信号CLK时钟输入信号时钟输入信号提供了提供了CPU和总线控制的基本定时脉冲。和总线控制的基本定时脉冲。寄存器寄存器状态状态标志标志Reg清除清除CSFFFFHIP、DS、ES、SS0000H指令流队列指令流队列清除清除返返 回回2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式最小方式的读最小方式的读/ /写操作信号写操作信号选

37、择信号选择信号M/IO读信号读信号RD写信号写信号WR高电平高电平:CPU当前访问存储器当前访问存储器低电平低电平:当前当前CPU访问访问I/O端口端口表示表示CPU正在对正在对存储器或存储器或I/O端口进行读端口进行读操作操作表示表示CPU当前正在对当前正在对存储器或存储器或I/O端口进行写端口进行写操作操作M/IORDWR8086/8088CPU读写操作信号对照表读写操作信号对照表具体操作具体操作110写存储器写存储器101读存储器读存储器010写外设写外设001读外设读外设2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式返返 回回2.2 808

38、6/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 总线请求和响应操作信号总线请求和响应操作信号HOLD总线保持请求信号总线保持请求信号HLDA总线保持响应信号总线保持响应信号HOLD=1，有总线请求；，有总线请求；HOLD=0，无总线请求。，无总线请求。当当HOLD=1时，时，HLDA=1；表示表示CPU让出总线使用权。让出总线使用权。 返返 回回HOLD和和HDLA一对联络信号的应答关系一对联络信号的应答关系 中断响应信号：中断响应信号：CPU对中断请求信号对中断请求信号INTR的响应。目的为了获取中断类型码。的响应。目的为了获取中断类型码。INTA2.2 80

39、86/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 中断请求和响应操作信号中断请求和响应操作信号非屏蔽中断（非屏蔽中断（ NMI），上升沿有效。），上升沿有效。可屏蔽中断（可屏蔽中断（INTR和和 中断响应信号）中断响应信号）不受中断允许标志不受中断允许标志IF的控制，也不能用软件的控制，也不能用软件进行屏蔽。进行屏蔽。INTA返返 回回当当INTR=1，并且中断允许标志位，并且中断允许标志位IF=1时，则时，则CPU在当前在当前指令周期结束后指令周期结束后，转入中断响应周期。，转入中断响应周期。2.2 8086/80882.2 8086/8088的引脚信号及工作

40、模式的引脚信号及工作模式控制信息传送操作的相关控制信号控制信息传送操作的相关控制信号ALE 地址锁存允许信号地址锁存允许信号在任何一个总线周期在任何一个总线周期T1状态，状态，表示当前地址表示当前地址/数据复用数据复用总线上输出是地址信息，总线上输出是地址信息，下降沿将地址信息锁存到锁下降沿将地址信息锁存到锁存器存器。数据允许信号数据允许信号DEN数据发送数据发送/接收控制信号接收控制信号DT/RCPU控制控制8286/8287等数据总线收发器的等数据总线收发器的选通信号选通信号。有效时间有效时间：存储器访问、存储器访问、I/O访问、中断响应周期访问、中断响应周期作用作用：控制：控制8286/

41、8287的数据传送方向。的数据传送方向。 =1时，发送；时，发送； =0时，接收。时，接收。DT/RDT/R返返 回回2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 等待检测操作信号等待检测操作信号 高电平高电平：CPU继续空转等待；继续空转等待；低电平低电平：退出等待，执行下一条指令。：退出等待，执行下一条指令。READY准备就绪信号准备就绪信号测试信号测试信号TEST作用作用：使：使CPU和低速的存储器或和低速的存储器或I/O设备之间实设备之间实现速度匹配。现速度匹配。READY=1：按正常时序进行读、写操作，不插：按正常时序进行读、写操作，不

42、插入入TW；READY=0：在：在T3和和T4之间自动插入一个或几个之间自动插入一个或几个TW。2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.3.1 最小工作模式及其系统结构最小工作模式及其系统结构最小模式系统特点最小模式系统特点只有只有8086/8088一个微处理器一个微处理器所有总线控制信号直接由所有总线控制信号直接由CPU提供提供将将33号引脚接号引脚接5V需要需要地址锁存器地址锁存器进行地址信息分流进行地址信息分流需要使用需要使用总线缓冲器总线缓冲器将数据信息分流到数据总线将数据信息分流到数据总线图图2-6 8086在在最小

43、最小模式下的典型配置模式下的典型配置2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构时钟发生器时钟发生器/ 驱动器驱动器8位通用数据位通用数据锁存器，分流锁存器，分流20位地址信息。位地址信息。8位双向数位双向数据缓冲器，据缓冲器，分流数据。分流数据。图图2-7 8284A与与CPU的连接的连接1. 1.时钟发生器时钟发生器82848284 产生满足产生满足8086 CLK要求的要求的占空比占空比1/3的时钟信号，还对的时钟信号，还对复位信号复位信号RESET和准备好信号和准备好信号READY进行同步。进行同步。 2.3 8086/808

44、8CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构返返 回回 8086有地址信号有地址信号20位，位，AD19AD0， 一位高位数据一位高位数据线使能信号线使能信号 ，它们都是与数据或状态分时复用的信，它们都是与数据或状态分时复用的信号，共号，共21位。位。 采用采用3片片8282对地址信号进行锁存。对地址信号进行锁存。 2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.2.地址锁存地址锁存BHE8282芯片引脚图芯片引脚图2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构

45、工作模式及其系统结构8282芯片与芯片与8086微处理器的详细连接图微处理器的详细连接图ALE信号信号地地址址/数数据据线线返返 回回由于由于8086数据是数据是16位的，需要位的，需要2片片8286/8287。作用：作用：增加数据总线的驱动能力，将数据信息分流到数据增加数据总线的驱动能力，将数据信息分流到数据总线上，作总线收发器用。总线上，作总线收发器用。特点：特点：三态输出，三态输出，8位双向数据缓冲器位双向数据缓冲器区别：区别：8286的的8位输入信号和输出信号之间同相，位输入信号和输出信号之间同相，8287反反相相2.3 8086/8088CPU2.3 8086/8088CPU工作模式

46、及其系统结构工作模式及其系统结构3. 3. 数据收发数据收发2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构当其为当其为低电平低电平时，时，开启缓冲器开启缓冲器；高电平时，输出高阻高电平时，输出高阻。T：数据传送方向控制信号：数据传送方向控制信号 T=1：正向三态门接通，数据从正向三态门接通，数据从A流向流向B T=0：反向三态门接通，数据从反向三态门接通，数据从B流向流向A连接方式：连接方式： OEDENTDT/R不用数据收发器时：不用数据收发器时：ADl5AD0存储器或存储器或I/OI/O端口的数据线端口的数据线OE:2.3 8086

47、/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构8286芯片与芯片与8086微处理器详细连接图微处理器详细连接图返返 回回3. VCC、GND（电源、地）：输入。（电源、地）：输入。 8086 VCC接入的电压为接入的电压为+5V10%。 GND有两条（有两条（1引脚和引脚和20引脚），一个是引脚），一个是电源接地电源接地，一个是一个是信号接地信号接地。通常两者电位相同，特殊使用时有差。通常两者电位相同，特殊使用时有差异。异。 2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式其他信号其他信号BHE/S7高高8位

48、数据总线允许位数据总线允许/状态复用引脚：状态复用引脚：8086存存储体选择信号，低电平表示高储体选择信号，低电平表示高8位数据总线有位数据总线有效。效。8086有有16根数据线根数据线，与地址线，与地址线A15A0分时复分时复用，而用，而8088只有只有8根数据线根数据线与地址线与地址线AD7AD0分时复用。分时复用。2.2.2 8088CPU和和8086CPU区别区别外部引脚的区别外部引脚的区别8086有总线高位有效信号，有总线高位有效信号，一次一次可读写可读写8位或位或16位数据；而位数据；而8088读写读写16位的数据需要位的数据需要两次两次访问访问存储器或端口。存储器或端口。2.2

49、8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式图图 示示2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式注意：注意：8086和和8088微处理器引脚的不同微处理器引脚的不同2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式内部结构的区别内部结构的区别8086的总线接口部件的总线接口部件BIU中有一个中有一个6字节字节的指令队列。的指令队列。 2个字节个字节空余，空余，BIU自动取指令到指令队列。自动取指令到指令队列。8088CPU中只有一个中只有一个4字节字节的指令队列。

50、当的指令队列。当8088指令指令 队列有队列有1个字节个字节的空余时，的空余时，BIU自动取指令到指令队自动取指令到指令队 列。列。2.2.2 8088CPU和和8086CPU区别区别图图 示示8086CPU功能结构图功能结构图总总线线控控制制逻逻辑辑内部总线内部总线16位位地址加法器地址加法器总总线线接接口口部部件件BIU1 2 3 4 5 6指令队列指令队列执执行行部部件件EU通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SIEU控控制制器器CSDSSSESIP暂存器暂存器ALU暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列

51、总线20位地位地址总线址总线16位位数数据据总总线线接地接地(低电平低电平)： CPU工作于最大模式。工作于最大模式。双功能引脚：双功能引脚：不同模式下有不同的名称和定义不同模式下有不同的名称和定义8个个 (2431)引脚。引脚。一般引脚：一般引脚：除双功能引脚外的其他引脚功能同最小除双功能引脚外的其他引脚功能同最小模式下的定义和功能。模式下的定义和功能。MN/MX2.2.3 8086/8088CPU最大模式引脚最大模式引脚2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式(1) 总线周期状态信号总线周期状态信号(输出、三态输出、三态)。作用作用：在最

52、大模式下，组合起来指出当前总线周期所进：在最大模式下，组合起来指出当前总线周期所进行的操作类型。行的操作类型。2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式控制信号控制信号操作过程操作过程000发中断响应信号发中断响应信号001读读I/O端口端口010写写I/O端口端口011暂停暂停100取指令取指令101读内存读内存110写内存写内存111无源状态无源状态2s1s0sINTAIORCIOWCAIOWCMRDCMRDCMWTCAMWC012s,s,s (2) 总线请求信号总线请求信号/总线请求允许信号总线请求允许信号(输入输入/输出输出) 方向方向

53、：双向：双向 有效电平有效电平：低电平：低电平 作用作用：最大模式系统中：最大模式系统中8086/8088CPU和其它协处理和其它协处理 器交换总线使用权的联络控制信号。器交换总线使用权的联络控制信号。 两个信号类型相同，表示可同时连接两个协处理器，两个信号类型相同，表示可同时连接两个协处理器， 其中其中 优先级较高优先级较高。0RQ/GT1RQ/GT2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式0RQ/GT三段有效三段有效：请求、允许和释放：请求、允许和释放2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模

54、式8086CPU协处理器协处理器RQ信号：请求使用总线信号：请求使用总线响应：响应：T4或或Ti周期输出一个周期输出一个GT信号，交出总线使用权信号，交出总线使用权释放总线：输出一个低电平信释放总线：输出一个低电平信号号(3) 总线封锁信号总线封锁信号(输出、三态输出、三态)低电平低电平：CPU不允许其它总线主模块占用总线，该信号由不允许其它总线主模块占用总线，该信号由 指令前缀指令前缀LOCK产生。产生。 高电平高电平：撤消总线封锁。：撤消总线封锁。 8086CPU处于处于2个中断响应周期期间自动变为低电平，个中断响应周期期间自动变为低电平，以防止其它总线主模块在中断响应过程中占有总线而使一

55、以防止其它总线主模块在中断响应过程中占有总线而使一个完整的中断响应过程被间断。个完整的中断响应过程被间断。LOCK2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式 (4)QS1，QS0指令队列状态信号指令队列状态信号 指示指示CPU内的指令队列的当前状态内的指令队列的当前状态，以使外部，以使外部(主主要是协处理器要是协处理器)对对CPU内指令队列的动作进行跟踪。内指令队列的动作进行跟踪。表表2-6 QS1，QS0的组合和对应的含义的组合和对应的含义 QSl QS0队列操作队列操作00无操作无操作01队列中操作码的第一个字节队列中操作码的第一个字节10

56、队列空队列空11队列中非第一个操作码字节队列中非第一个操作码字节2.2 8086/80882.2 8086/8088的引脚信号及工作模式的引脚信号及工作模式图图2-10 8086在在最大最大模式下的典型配置模式下的典型配置2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构2.3.2 最大模式和系统组成最大模式和系统组成最大模式下最大模式下，除了，除了8282锁存器和锁存器和8286数据收发器外，数据收发器外，还增加了还增加了8288总线控制器。总线控制器。2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工

57、作模式及其系统结构 对对CPU发出的控制信号进行变换和组合发出的控制信号进行变换和组合，获得对存储，获得对存储器和器和I/O端口的读端口的读/写信号及对锁存器写信号及对锁存器8282和总线收发器和总线收发器8286的控制信号。的控制信号。8288引脚如图所示：引脚如图所示：图图2-11 8288与与8086CPU的连接图的连接图2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构与与CPU相连，接收状态信息，确定当前相连，接收状态信息，确定当前CPU要执行的操作，发出相应的命令信号。要执行的操作，发出相应的命令信号。接收时钟发生器的接收时钟发

58、生器的CLK信号，使信号，使8288与与CPU及系统中的其它部件同步。及系统中的其它部件同步。I/O端口读命令端口读命令低电平低电平：将所选中端口中的数据读到数据总线上将所选中端口中的数据读到数据总线上。 相当于最小模式中由相当于最小模式中由CPU发出的控制信号发出的控制信号 和和 为低电平的组合。为低电平的组合。INTAIORCRDM/IO2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构中断响应信号，中断响应信号，送往发出中断请求的接口。送往发出中断请求的接口。 ：I/O端口写命令端口写命令。有效时，把数据总线上的数据写。有效时，把数据

59、总线上的数据写入被选中的端口中。它相当于最小模式系统中由入被选中的端口中。它相当于最小模式系统中由CPU发出发出的控制信号的控制信号 有效和有效和 为低电平的组合。为低电平的组合。 ：存储器读命令存储器读命令。有效时，被选中的存储单元把数。有效时，被选中的存储单元把数据送到数据总线。它相当于最小模式系统中由据送到数据总线。它相当于最小模式系统中由CPU发出的发出的控制信号控制信号 有效和有效和 为高电平的组合。为高电平的组合。 ：存储器写命令存储器写命令。有效时，把数据总线上的数据。有效时，把数据总线上的数据写入被选中的存储单元中。它相当于最小模式系统中由写入被选中的存储单元中。它相当于最小模

60、式系统中由CPU发出的控制信号发出的控制信号 有效和有效和 为高电平的组合。为高电平的组合。 IOWCMRDCMWTCWRM/IORDM/IOWRM/IO2.3 8086/8088CPU2.3 8086/8088CPU工作模式及其系统结构工作模式及其系统结构 :提前的存储器写命令提前的存储器写命令，其功能与，其功能与 一样，一样，只是提前一个时钟周期输出。只是提前一个时钟周期输出。 ：提前的提前的I/O端口写命令端口写命令，其功能与，其功能与 一样，一样，只是提前一个时钟周期输出。只是提前一个时钟周期输出。 ALE：地址锁存允许信号地址锁存允许信号。相当于最小模式系统中的。相当于最小模式系统中