数字电子技术基础第3章

1、（3-1）数字电子技术基础数字电子技术基础 （3-2）第第3 3章章 组合逻辑电路组合逻辑电路 （3-3）第第3章章 组合逻辑电路组合逻辑电路 概述概述3.1 3.1 组合电路的基本分析方法和设计方法组合电路的基本分析方法和设计方法3.2 3.2 加法器和数值比较器加法器和数值比较器3.3 3.3 编码器和译码器编码器和译码器3.4 3.4 数据选择器和分配器数据选择器和分配器3.5 3.5 用中规模集成电路实现组合逻辑函数用中规模集成电路实现组合逻辑函数3.6 3.6 只读存储器只读存储器3.7 3.7 组合电路中的竞争冒险组合电路中的竞争冒险（3-4）一、组合逻辑电路的特点一、组合逻辑电路

2、的特点逻辑功能的特点逻辑功能的特点：任意时刻的稳定输出仅仅取决任意时刻的稳定输出仅仅取决于当时的输入信号，而与电路原来的状态无关。于当时的输入信号，而与电路原来的状态无关。 组合逻辑电路的一般结构如图所示。组合逻辑电路的一般结构如图所示。组合逻辑电路的概述组合逻辑电路的概述 电路结构的特点：电路结构的特点： 1、由门电路组合、由门电路组合而成，不包含任何而成，不包含任何记忆元件；记忆元件； 2、信号是单向传、信号是单向传输的，不存在输出输的，不存在输出到输入的反馈回路。到输入的反馈回路。组合逻辑电路I输输入入I0In-1I1Y0Ym-1Y1Y输输出出Y0=F0(I0,I1,In-1)Y1=F1

3、(I0,I1,In-1) Ym-1=Fm-1(I0,I1,In-1) 数字逻辑电路分为组合逻辑电路和时序逻辑电路数字逻辑电路分为组合逻辑电路和时序逻辑电路（3-5）二、组合电路逻辑功能的表示方法二、组合电路逻辑功能的表示方法 用来表示逻辑函数的几种方法用来表示逻辑函数的几种方法逻辑图、真值表、逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。电路的逻辑功能。 三、组合逻辑电路的分类三、组合逻辑电路的分类 1、按照逻辑功能特点不同划分：加法器、比较器、按照逻辑功能特点不同划分：加法器、比较器、编码器、译码器、数据选择器

4、和分配器、只读存储器等。编码器、译码器、数据选择器和分配器、只读存储器等。 2、按照使用基本开关元件不同划分：、按照使用基本开关元件不同划分：CMOS、TTL等。等。 3、按照集成度不同划分：、按照集成度不同划分：SSI（Small Scale IC，小规小规模集成电路模集成电路 ）、）、MSI （Medium Scale IC，中规模集成中规模集成电路电路 ） 、LSI （Large Scale IC，大规模集成电路大规模集成电路 ） 、VLSI （Very Large Scale IC，超大规模集成电路超大规模集成电路 ）等。）等。（3-6） 3.1 3.1 组合电路的基本分析方法和设计方

5、法组合电路的基本分析方法和设计方法 一、分析方法一、分析方法 根据给定的逻辑图写根据给定的逻辑图写出输出函数的逻辑表达式。出输出函数的逻辑表达式。 化简逻辑表达式，求化简逻辑表达式，求出输出函数的最简出输出函数的最简与或与或表表达式。达式。 列出输出函数的真值列出输出函数的真值表。表。 描述电路的逻辑功能。描述电路的逻辑功能。 所谓组合逻辑电路的分析，就是根据给定的逻辑电路所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。图，求出电路的逻辑功能。 3.1.1 3.1.1 组合电路的基本分析方法组合电路的基本分析方法 给定组合逻辑电路给定组合逻辑电路写输出逻辑表达式写输出逻辑

6、表达式化简化简分析其功能分析其功能列出真值表列出真值表分析其功能分析其功能（3-7）二、分析举例：二、分析举例：解解 ： 、根据逻辑图写输出逻辑表达式并化简、根据逻辑图写输出逻辑表达式并化简1：组合逻辑电路如图，组合逻辑电路如图，试分析其逻辑功能。试分析其逻辑功能。、根据逻辑表达式列真值表、根据逻辑表达式列真值表、由真值表分析逻辑功能、由真值表分析逻辑功能当当AB相同时，输出为相同时，输出为0 0当当AB相异时，输出为相异时，输出为1 1异或功能。异或功能。&YAB01100 00 11 01 1YA BBABABABABAABBABAABBABAABY)()(（3-8）分析举例分析举

7、例2：分析图中所示电路的逻辑功能，输入信号：分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。是一组二进制代码。&ABCDY 解解 1. 逐级写输出函数的逻辑表达式逐级写输出函数的逻辑表达式WXBABABAW CWCWCWX DXDXDXY 2. 化简化简BABABABABAW ABCCBACBACBACWCWX 3. 列真值表列真值表A B C DA B C DYY0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1

8、1 01 1 1 11111111100000000DCABCDBABCDADCBA DABCDCBADCBADCBADXDXY 4. 功能说明：功能说明：当输入四位代码中当输入四位代码中 1 的个数为的个数为奇数奇数时输时输出为出为 1，为，为偶数偶数时输出为时输出为 0 检奇电路检奇电路。（3-9）解解：、根据逻辑图写输出逻辑表达式、根据逻辑图写输出逻辑表达式练习：练习：1、组合逻辑电路如图，试分析其逻辑功能。组合逻辑电路如图，试分析其逻辑功能。Y31111ABCYY1Y21BBACBABYYYYBYYYBAYCBAY 21321321,、化简逻辑表达式、化简逻辑表达式ABBABACBAB

9、BACBAY 电路的输出电路的输出Y只与输入只与输入A、B有关，而与输入有关，而与输入C无关。无关。Y和和A、B的逻辑关系为与非运算的关系。的逻辑关系为与非运算的关系。、电路的逻辑功能、电路的逻辑功能（3-10）2 2：试分析图示电路的逻辑功能。试分析图示电路的逻辑功能。解：解：第一步：由逻辑图第一步：由逻辑图可以写输出可以写输出F的逻的逻辑表达式为：辑表达式为： BCACABF（3-11）第二步：原式可变换为第二步：原式可变换为 第四步：确定电路的逻辑第四步：确定电路的逻辑功能。功能。 由真值表可知，三个变量由真值表可知，三个变量输入输入，只有两个，只有两个及两个以上变量取值为及两个以上变量

10、取值为1 1时，时，输出才为输出才为1 1。可见电路可实现。可见电路可实现多数表决多数表决逻辑功能。逻辑功能。+FAB AC BCAB AC BC第三步：列出真值表如表所示。第三步：列出真值表如表所示。ABCF00000100001001111000101111011111（3-12） 3.1.2 3.1.2 组合电路的基本设计方法组合电路的基本设计方法 一、设计方法一、设计方法 根据要求，设计出适合需要的组合逻辑电路应该遵循根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下：的基本步骤，可以大致归纳如下： 1、进行逻辑抽象进行逻辑抽象 分析设计要求，确定输入、输出信号

11、及它们之间的分析设计要求，确定输入、输出信号及它们之间的因果关系。因果关系。 设定变量，即用英文字母表示有关输入、输出信号，设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简示输出信号者称为输出变量，有时也称为输出函数或简称函数。称函数。 组合逻辑功辑电路的设计是根据给定的实际逻辑问题，组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的逻辑电路。求出实现其逻辑功能的逻辑电路。（3-13） 状态赋值，即用状态赋值，即用0 0和和1 1表示信

12、号的有关状态。表示信号的有关状态。 列真值表。根据因果关系，把变量的各种取值和相列真值表。根据因果关系，把变量的各种取值和相应的函数值，以表格形式一一列出，而变量取值顺序则应的函数值，以表格形式一一列出，而变量取值顺序则常按二进制数递增排列，也可按循环码排列。常按二进制数递增排列，也可按循环码排列。 2 2、进行化简、进行化简 输入变量比较少时，可以用卡诺图化简。输入变量比较少时，可以用卡诺图化简。 输入变量比较多用卡诺图化简不方便时，可以用公输入变量比较多用卡诺图化简不方便时，可以用公式法化简。式法化简。 3 3、画逻辑图、画逻辑图 变换最简与或表达式变换最简与或表达式，根据所用元器件根据所

13、用元器件(分立元件分立元件 或或 集成芯片集成芯片)的情况将函数式进行化简。的情况将函数式进行化简。求出所需要的求出所需要的最简式。最简式。 根据最简式画出逻辑图。根据最简式画出逻辑图。（3-14） 二、设计举例二、设计举例 例例1 1：试设计一个三人多数表决电路，要求提案通过试设计一个三人多数表决电路，要求提案通过时输出为时输出为1 1，否则为，否则为0 0。 解：解：分析：分析：“多数表决电路多数表决电路”是按照少数服从多数的是按照少数服从多数的原则对某项决议进行表决，确定是否通过。原则对某项决议进行表决，确定是否通过。 令令 逻辑变量逻辑变量A、B、C 分别代表参加表决的分别代表参加表决

14、的3 3个成员，并约定逻辑变量取值为个成员，并约定逻辑变量取值为0 0表示反对表示反对，取值为，取值为1 1表示赞成；表示赞成； 逻辑函数逻辑函数Y表示表决结果。表示表决结果。Y取值为取值为0 0表示决议被表示决议被否定，否定，Y取值为取值为1 1表示决议通过。表示决议通过。 按照少数服从多数的原则可知，函数和变量的关系按照少数服从多数的原则可知，函数和变量的关系是：是：当当3 3个变量个变量A、B、C中有中有2 2个或个或2 2个以上取值为个以上取值为1 1时，时，函数函数Y的值为的值为1 1，其他情况下函数，其他情况下函数Y的值为的值为0 0。（3-15）1 1、列真值表、列真值表2 2、

15、由真值表可写出：、由真值表可写出：Y(A,B,C)=m(3,5,6,7)11100001BC00 01 11 10 01AY3 3、填卡诺图化简逻辑函数、填卡诺图化简逻辑函数000101110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1YA B C 4 4、 输出函数式输出函数式Y=AB+BC+AC5 5、用与门、或门设计、用与门、或门设计电路电路6 6、用与非门设计电路、用与非门设计电路ACBCABY 思考：若思考：若只只用二输入与非门设用二输入与非门设计电路，如何画逻辑图？计电路，如何画逻辑图？提示：提示：的形式画逻辑图的形式画逻辑图。将函数式化为将函数式

16、化为ACBCABY)(&1 1ABCY&ABCY&（3-16）ACABACABY首先确定输入变量首先确定输入变量： 设：设：A,B,C为输入变量分别代表参加表决的逻辑变量，为输入变量分别代表参加表决的逻辑变量，Y为输出为输出变量，表示输出结果。变量，表示输出结果。 规定：规定：A,B,C为为1 1表示赞成，为表示赞成，为0 0表示反对。表示反对。Y=1=1表示通过，表示通过，Y=0 =0 表示反对。表示反对。ABAC第二步：函数化简第二步：函数化简第三步：画逻辑电路图第三步：画逻辑电路图解：解：第一步：列真值表第一步：列真值表真值表真值表ABCY000000100100

17、01101000101111011111ABCY& 例例2 2：设计一个三变量表决器，其中设计一个三变量表决器，其中A A具有否决权。具有否决权。BCA0001111001111（3-17） 例例3 3：设计一个楼上、楼下开关的控制逻辑电路来控设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。 解：解：设定变量和状态赋值

18、：设定变量和状态赋值：设楼上开关为设楼上开关为A，楼下开，楼下开关为关为B，灯泡为，灯泡为Y。并设。并设A、B闭合时为闭合时为1 1，断开时为，断开时为0 0；灯亮时灯亮时Y为为1 1，灯灭时，灯灭时Y为为0 0。 列真值表：列真值表：根据逻辑要求列出真值表如下。根据逻辑要求列出真值表如下。 逻辑表达式：逻辑表达式：由真值表由真值表得逻辑逻辑表达式得逻辑逻辑表达式BABAY已为最简与或表达式A BY0 000 111 011 10（3-18）画逻辑电路图：画逻辑电路图：ABY&ABY=1用与非门实现BABAYBAY用异或门实现BABAY（3-19） 例例4 4：设计一个路灯控制电路，要

19、求实现的功能是：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。路灯不亮。 解：解： 逻辑抽象逻辑抽象 输入、输出信号：输入信号是四个开关的状态，输入、输出信号：输入信号是四个开关的状态，输出信号是路灯的亮、灭。输出信号是路灯的亮、灭。 设定变量用设定变量用S表示总电源开关，用表示总电源开关，用A、B、C表示安表示安装在三个不同地方的分开关，用装在三个不同地方的分开关，用Y表示路灯。表示路灯。 状态赋值：用

20、状态赋值：用0表示开关断开和灯灭，用表示开关断开和灯灭，用1表示开表示开关闭合和灯亮。关闭合和灯亮。（3-20） 列真值表：由题意不难理解，一列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循只会有一个变量改变取值，因此按循环码排列变量环码排列变量S、A、B、C的取值较好，的取值较好，如右表所示。如右表所示。00000000101010100 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1

21、0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0YS A B C 进行化简进行化简 由下图所示由下图所示Y的卡诺图可得的卡诺图可得101001010000000 0BC10110001SA00 0111 10CBASCBASSABCCBSAY（3-21） 画逻辑图画逻辑图 用异或门和与门实现。用异或门和与门实现。 变换表达式变换表达式 逻辑图：如下图所示。逻辑图：如下图所示。)()()()()()(CBASCBACBASCBCBABCCBASCBACBAABCCBASY11&ABCSY（3-22）练习：练习： 设计一个监视交通信号

22、灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。障状态，发出报警信号，提醒有关人员修理。 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿）Z（有无故障有无故障）1 - 有有0 - 无无列真值表列真值表R Y GZ0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1100101112. 卡诺图化简卡诺图化简RYG0100 01 11 1011111Y

23、GRGRYGYRZ （3-23）练习：练习：设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。状态，发出报警信号，提醒有关人员修理。 解解 YGRGRYGYRZ 3. 画逻辑图画逻辑图&1&111RGYZ（3-24）作业题作业题P225 题题3.1(a) P226 题题3.5（3-25）3.2 加法器和数值比较器加法器和数值比较器3.2.1 加法器加法器一、半加器和全加器一、半加器和全加器1. 半加器半加器（Half

24、 Adder）两个两个 1 位二进制数相加，不考虑来自低位的进位。位二进制数相加，不考虑来自低位的进位。iiBA iiCS 0 00 11 01 10 01 01 00 1iiiiiBABAS iiiBAC 真真值值表表函数式函数式BA Ai+Bi = Si (和和) Ci (进位进位)（3-26）逻逻辑辑图图曾曾用用符符号号国国标标符符号号半加器半加器（Half Adder）Si&AiBi=1CiCOSiAiBiCiHASiAiBiCiiiiiiBABAS iiiBAC 函函数数式式BA （3-27）2. 全加器全加器（Full Adder）两个两个 1 位二进制数相加，考虑来自低位

25、的进位。位二进制数相加，考虑来自低位的进位。 Ai + Bi + Ci -1 ( 来自低位进位来自低位进位 ) = Si ( 和和 ) Ci ( 向高位进位向高位进位 )1 0 1 1 - A 1 1 1 0- B+-来自来自低位进位低位进位100101111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111 iiiiiiiiiiiiiCBACBACBACBAC标准标准与或式与或式Ai Bi Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiAi Bi Ci-1SiCi0 01 01 00 11 00 10

26、 11 1- S高位进位高位进位（3-28）卡诺图卡诺图全加器全加器（Full Adder）AiBiCi-10100 01 11 101111SiAiBiCi-10100 01 11 101111Ci圈圈 “ 0 ”1111 iiiiiiiiiiiiiCBACBACBACBAS11 iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11 iiiiiiiCBCABAC最简与或式最简与或式圈圈 “ 1 ”（3-29）逻辑图逻辑图(a) 用用与门与门、或门或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号COCISiAiBiCi-1CiFASi

27、AiBiCi-1Ci&1111AiSiCiBiCi-11（3-30）(b) 用用与或非门与或非门和和非门非门实现实现1111 iiiiiiiiiiiiiCBACBACBACBAS11 iiiiiiiCBCABAC&1&1111CiSiAiBiCi-1（3-31）3. 集成全加器集成全加器TTL：74LS183CMOS：C661双全加器双全加器VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1 2 3 4 5 6 714 13 12 11 10 9 8VDD

28、 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS （3-32）二、加法器二、加法器（Adder）实现多位二进制实现多位二进制数相加的电路数相加的电路1. 四位串行进位加法器四位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI（3-33）2. 超前进位加法器超前进位加法器 作加法运算

29、时，各位数的进位信号由输入二进制作加法运算时，各位数的进位信号由输入二进制数直接产生。数直接产生。1000000)( CBABAC011111)(CBABAC 1000001111)()( CBABABABA特点特点优点：速度快优点：速度快缺点：电路比较复杂缺点：电路比较复杂1 )( iiiiiiCBABAC（3-34）逻辑结构示意图逻辑结构示意图超前进位电路超前进位电路 S3 S2 S1 S0C3A3B3A2B2A1B1A0B0C0-1CICICICI（3-35）3. 2. 2 数值比较器数值比较器（Digital Comparator）一、一、1 位数值比较器位数值比较器0 00 11 0

30、1 10 1 00 0 11 0 00 1 0真真值值表表函数式函数式逻辑图逻辑图 用用与非门与非门和和非门非门实现实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0（3-37）G = (A3 B3)(A2 B2) (A1 B1)(A0 B0)&1&1&1&1&1&1&1 1&1&

31、amp;1&1 1 MLGA2A1B3A3B2B1B01 A04 位数值比较器位数值比较器M = A3B3+ (A3 B3) A2B2 + (A3 B3)(A2 B2) A1 B1+ (A3 B3)(A2 B2)(A1 B1) A0B01 位数值比较器位数值比较器3M3G2M2G1M1G0M0GAiMiBiAi BiAiBiLiGiAiBi&1&1&L = M G =M+G（3-38）扩展：扩展：级级联联输输入入 集成数值比较器集成数值比较器 74LS85 (TTL) 两片两片 4 位位数值比较器数值比较器74LS85 AB74LS85 ABVCC A3 B2

32、A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816 15 14 13 12 11 10 97485 74LS85比较输出比较输出1 8 位位数值比较器数值比较器低位比较结果低位比较结果高位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 （3-39）比比 较较 输输 入入级级 联联 输输 入入输输 出出A3B3A2B2A1B1A0B0AB FA B 001= 001= 001= 001=001001=010010=100100 100= 100 4 位集成数值

33、比较器的真值表位集成数值比较器的真值表级联输入：级联输入：供扩展使用，一般接低位芯片的比较输出，即供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的接低位芯片的 FA B 。= B 只是为了电路对称，不起判断作用只是为了电路对称，不起判断作用B7 A7 B6 A6 B5 A5 B4 A4 FAB CC14585 ABB3 A3 B2 A2 B1 A1 B0 A0 FAB CC14585 AB 集成数值比较器集成数值比较器 CC15485(CMOS)扩展：扩展： 两片两片4 位位 8 位位VDDA3 B3 FAB FABA BL = 1A = BM = 1A BG = 1LGM4 4位数值比

34、较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0（3-90）加法器加法器用于实现多位加法运算，其单元电路有用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有半加器和全加器；其集成电路主要有串行进位串行进位加法器和超前进位加法器。加法器和超前进位加法器。COCISiAiBiCi-1Ci（3-91）3.7 组合电路中的竞争冒险组合电路中的竞争冒险3.7.1 竞争冒险的概念及其产生原因竞争冒险的概念及其产生原因一、竞争冒险的概念一、竞争冒险的概念 在组合逻辑电路中，当输入信号改变状态时，输出端可能在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号出现虚假信号

35、 过渡干扰脉冲过渡干扰脉冲的现象，叫做竞争冒险。的现象，叫做竞争冒险。二、产生竞争冒险的原因二、产生竞争冒险的原因1. 原因分析原因分析&ABY0110ABY=AB 信号信号 A、B 不可能突变，需要经历不可能突变，需要经历一段极短的过渡时间。而门电路的传一段极短的过渡时间。而门电路的传输时间也各不相同，故当输时间也各不相同，故当A、B同时同时改变状态时可能在输出端产生虚假信改变状态时可能在输出端产生虚假信号。号。（3-92）负尖峰脉冲冒险负尖峰脉冲冒险可见，在组合逻辑电路中，当一个门电路可见，在组合逻辑电路中，当一个门电路( (如如 G2) )输入两个向相反方向变化的互补信号时，输入

36、两个向相反方向变化的互补信号时，则在输出端则在输出端可能会产生尖峰干扰脉冲。可能会产生尖峰干扰脉冲。正尖峰脉冲冒险正尖峰脉冲冒险G2G1AYY=A+AA理理想想考虑门延时考虑门延时AY11AY1tpdG2G1AYY=AAA理理想想考虑门延时考虑门延时Y0AAY1tpd（3-93）三、竞争冒险的判断三、竞争冒险的判断如果一个函数在输入信号的某种组合下，输出函数出如果一个函数在输入信号的某种组合下，输出函数出现或现或 的形式，则该电路就可能出现竞争冒的形式，则该电路就可能出现竞争冒险。险。AAAAACABFABYACY21令令B BC C1 1则则F F即该电路存在竞争冒险。即该电路存在竞争冒险。

37、AA 例例1 1：检查如图所示电路是否存在竞争冒险。：检查如图所示电路是否存在竞争冒险。 解：解：AY1Y2BCF1&1&（3-94）例例2 2：检查如图所示电路是否存在竞争冒险。：检查如图所示电路是否存在竞争冒险。解：解：)(CACBF令令AB0则则F说明存在竞争冒险。说明存在竞争冒险。CCCY1Y2BAF1&11（3-95）3.7.2 消除竞争冒险的方法消除竞争冒险的方法一、引入封锁脉冲一、引入封锁脉冲&Y3&Y1&Y2&Y0A1B1P1ABABABP1二、引入选通脉冲二、引入选通脉冲P2P2存在的问题：存在的问题：对封锁脉冲和选通脉

38、冲的宽度和产生时间有对封锁脉冲和选通脉冲的宽度和产生时间有严格的要求。严格的要求。三、接入滤波电容三、接入滤波电容CfCf导致输出波形的边沿变坏。导致输出波形的边沿变坏。（3-96）四、修改逻辑设计增加多余项四、修改逻辑设计增加多余项3.7.2 消除竞争冒险的方法消除竞争冒险的方法ABC010001 11 1011100100CAABY 例如例如：1BCCAABYCAABBC若增加多余项若增加多余项BC,则可消除冒险则可消除冒险当当B=C=1时时,Y=A+A存在竞争冒险存在竞争冒险AAY=A+A&1&1ABCAG1G2G4G3YAA&G5若函数的若函数的不同乘积项不同乘积项之间存在之间存在几何相邻的最小项几何相邻的最小项，则存在冒险，而增加由这两个几何相邻的最小项组则存在冒险，而增加由这两个几何相邻的最小项组成的成的多余项多余项，