组成与体系结构(7)

1、第五章 中央处理器 CPU的构成：运算器+控制器 控制器：计算机的指挥中心，控制所有部件协调一致地工作以完成信息处理的任务。 因为控制器实施控制的对象是整个计算机系统的所有硬件，故其内容的学习对使用和设计计算机的人至关重要。 重点： 1、控制器的设计方法硬布线设计法和微程序设计法。 2、有关时序的概念。5.1 CPU的功能和组成5.1.1 CPU的功能 一、指令控制 计算机的工作过程实际是一个取指令执行指令的循环； 上电产生复位信号执行程序停机下电。 控制器的首要任务应该是保证指令流正常运转，即保证按程序中规定的指令顺序完成指令的执行。 二、操作控制 在保证指令控制的前提下把控制器的任务细化到

2、一条指令内部任一指令的功能往往由若干个微操作来实现，例： ADD M （M）+（AC）AC）的微操作。 控制器除了指令控制外，还要针对每一条指令给出相应硬件完成各个微操作所需要的微操作控制信号。 三、时间（时序）控制在操作控制的同时，即考虑空间因素（微操作对应哪个硬件）的同时，还要明确每个微操作占多少时间、各个操作之间的先后次序如何即考虑时间因素。 控制器在指令控制和操作控制的同时，还要负责为每个操作带上时间长度及顺序的信号即时序信号。 四、数据加工 以上三项功能都是指CPU中控制器的功能，而数据加工处理是中CPU运算器的功能。 5.1.2 CPU的基本组成 见教材P.154 图5.1： 一、

3、分割运算器与控制器 二、MAR与MDR的重要作用 三、程序在其中的执行过程5.1.3 CPU中的主要寄存器 控制器5.1.4 操作控制器与时序产生器 的组成 控制器为完成上述指令控制、操作控制和时序控制的功能，需设置以下主要部件： 一、程序计数器PC（Program Counter） 存放待执行指令在存储器中的地址，又叫指令地址寄存器。 任何程序执行前，需将程序首地址置入PC中。一般PC内容顺序增1；遇转移类指令，将目标地址置入PC即可。 二、指令寄存器IR（Instruction Register） 用来存放从存储器中取出的待执行指令。 实际是存储器MDRIR。 三、指令译码器ID（Inst

4、ruction Decoder） 对指令的操作码即IR（OP）进行译码，识别出当前指令的操作性质，结果送到操作控制部件。 四、时序部件 用来产生计算机工作过程中需要的各种时序信号，送给操作控制部件。 常由系统主时钟、节拍信号发生器和启停逻辑等部件组成。 五、操作控制部件微操作控制信号的产生部件 任何指令的执行过程都是一个微操作序列产生的过程；操作控制部件就是用来产生与各条指令对应的微操作控制信号。 所谓“控制器的设计”主要就是针对该部件而言。具体地说控制器的设计有三种方法（也叫控制器的三种构成方式）： （1）组合逻辑的设计方法，又叫硬布线方法、常规的控制器设计方法； （2）存储逻辑的设计方法，

5、又叫微程序设计方法； （3）可编程逻辑阵列设计方法即PLA设计方法。 六、中断系统 中断系统是软硬件的综合系统，用来处理计算机中出现的一些不可预知的事件。 中断系统在逻辑（功能）上属于控制器的一部分。 七、操作控制台（Console） 任何计算机系统中人-机联系的桥梁：启停、人工干预、测试 微机的控制台。 大型机的控制台结构很复杂，其质量如何在很大程度上影响系统功能的发挥和应用的方便程度。 控制台在逻辑（功能）上属于控制器的一部分，在硬件上它不可能集成化。 综上所述，给出一个较完整的控制器组成的结构框图。请注意其中操作控制部件的输入与输出。指令译码器ID指令寄存器IR程序计数器PC操作控制部件

6、（微操作控制信号的产生部件）时序部件操作控制台中断系统指令信息时序信号地址形成逻辑+1去主存自主存.运算器的微操作控制信号主存或I/O端口的微操作控制信号其他部件的微操作控制信号5.2 指令周期 主要内容： （1）了解与指令执行有关的几个时间概念指令周期、机器周期（CPU周期）、时钟周期（节拍）； （2）通过五条典型指令的执行过程来认识指令功能是怎样经由一系列的微操作来完成的； （3）学会用流程图表示一条指令的微操作构成。 5.2.1 指令周期的基本概念 一、指令周期 一条指令从主存储器中取出来到执行完毕所需要的时间，常将其分成两个阶段取指令、分析和执行指令。 二、机器周期（CPU周期） 一个

7、指令周期由若干个机器周期构成。不同指令周期中机器周期的种类和数量可能不同。 每条指令的第一个机器周期都是取指令周期，然后有一个或几个执行周期。 常定义机器周期的长度为主存的存取周期Tm。 三、节拍（时钟周期、T状态） 是计算机操作的最小时间单位。 一个机器周期由几个节拍构成。具体个数可以是固定的定长机器周期，也可以是变化的变长机器周期。甚至一个机器周期内的节拍长度可以都相等也可以长度不等。 5.2.25.2.5（P.158164）五条典型指令的执行过程图例。 5.2.6 用方框图语言表示指令周期 （用流程图表示一条指令中的各个微操作） P.166图5.14。 P.166例1。 P.209习题1

8、、2、3。ALU累加器AC操作控制器时序产生器指令译码器指令寄存器IR程序计数器PC地址寄存器AR存储器地址指令或数据20CLA21ADD 3022STA 4023NOP24JMP 21CLA指令流程第第1个个CPU周期周期1234缓冲寄存器DR56第第2个个CPU周期周期789ALU累加器AC操作控制器时序产生器指令译码器指令寄存器IR程序计数器PC地址寄存器AR存储器地址指令或数据20CLA21ADD 3022STA 4023NOP24JMP 21缓冲寄存器DRADD指令流程第第2个个CPU周期周期123445第第3个个CPU周期周期ALU累加器AC操作控制器时序产生器指令译码器指令寄存器

9、IR程序计数器PC地址寄存器AR存储器地址指令或数据20CLA21ADD 3022STA 4023NOP24JMP 21缓冲寄存器DRSTA指令流程第第2个个CPU周期周期23145第第3个个CPU周期周期ALU累加器AC操作控制器时序产生器指令译码器指令寄存器IR程序计数器PC地址寄存器AR存储器地址指令或数据20CLA21ADD 3022STA 4023NOP24JMP 21缓冲寄存器DRNOP指令流程第第1个个CPU周期周期第第2个个CPU周期周期JMP指令流程指令流程第第1CPU周期周期第第2CPU周期周期5.3 时序（信号）产生器和（控制器的）控制方式 5.3.1 时序信号的作用和体

10、制 一、作用 计算机的控制器必须提供一个时序系统，由它产生一组时序信号送到操作控制器，为每个微操作带上时间标志，再输出到全机，控制完成指令所规定的动作。以上就是时序控制的过程，同时体现了时序信号的作用。 二、计算机中时序信号的体制 1、计算机中的时序信号通常采用“电位脉冲”制 是由计算机中所使用的逻辑器件的特性决定的。 节拍、节拍电位、节拍脉冲。 微机中，一个节拍其间产生一个脉冲一般足够。 2、三级时序系统和二级时序系统 三级时序系统硬布线控制器常采用。 （主）状态周期电位节拍电位节拍（工作）脉冲 3、二级时序系统微程序控制器常采用。 节拍电位节拍脉冲 5.3.2 时序信号产生器 P.169图

11、5.17 P.169图5.18 P.171图5.205.4 微程序控制器5.4.1 微程序控制器的由来一、组合逻辑控制器设计方法的两大缺点：（1）逻辑实现复杂（2）不易扩充和修改二、微程序设计方法的好处采用程序设计技术可以解决设计的规整性问题：将不规则的微操作命令变成有规则的微程序；利用存储逻辑概念可以解决可修改性问题。由上引出微程序设计控制器的方法，简化了控制器设计的任务，实现容易，成本较低。微程序设计控制器的实质：将组合逻辑设计中的硬件软化为微程序。三、Wilkes模型微程序设计方法的首次提出 1951年剑桥的Wilkes教授提出（针对组合逻辑的缺点、采用程序设计及存储逻辑的概念）：将机器

12、指令分解成若干基本操作后，将有关控制信息以微码形式编成微指令输入到控制存储器中；于是一条机器指令对应一个微指令序列构成的一段微程序，取出微指令就产生微命令，进而实现机器指令要求的信息传送和加工。 上述思想用一篇论文的形式提出，论文题为The Best to Design an Automatic Calculating Machine。论文主题：用一种有规则的、存储控制逻辑的方法微程序设计方法来设计机器繁杂的控制逻辑。 文中给出的设计方案叫做Wilkes模型。 5.4.2 微程序控制器的有关术语和概念 一、微命令与微操作 微命令：即微操作控制信号，是构成控制信号序列的最小单位。 微操作：由微命

13、令控制实现的最基本的操作。 微命令是微操作的控制信号，而微操作是微命令所控制的操作过程。 二、微指令和微周期 微指令：若干微命令的组合； 每个微周期的操作所需的控制命令； 控制存储器中每个单元存放的编码字信息。 实质：把一条机器指令中一个机器周期中的微操作所需命令信息放在一条微指令中。 微周期：即微指令周期，从控存中取出一条微指令并执行相应的微操作所需要的时间。 微指令格式： 微操作控制字段 顺序控制字段微操作码字段微地址码字段 三、微程序和微程序设计 微程序：一系列微指令的有序集合。一段微程序常对应实现一条机器指令的功能。见下图：求解问题的算法ADD R1，R2STA M11ii+1m主存A

14、DD指令的微程序STA指令的微程序控存 微程序设计：将传统的程序设计方法运用到控制器的设计中，设计与各条机器指令相对应的微程序的过程。 控制逻辑的本质是控制计算机内部的信息传送，因此也可以说微程序设计就是用类似程序设计的方法来组织的控制计算机内部的信息传送和相互联系。 四、控制存储器（CM） 存放微程序的存储器，又名微程序存储器，简称控存。一般用ROM存储器实现。 CM每个单元存放一条微指令代码（码点）。 CM字长一般远大于机器字长。 CM容量取决于微指令字长和微程序总长度。 计算机指令系统固定后微程序就是固定的，即CM中内容是固定的。 练习：P。210习题6。 解：共用微指令条数为4+（79

15、X3）或80X3+1=241条； CM的容量估算为241X32（微指令长度）（位）。 五、看教材P.173图5.21及P.174图5.22。起始微地址形成电路5.4.3 微程序控制器的原理框图Wilkes模型 一、模型框图微地址寄存器AR地址译码驱动机器指令寄存器IR主存储器RAM后续微地址形成电路微操作控制字段顺序控制字段译码。CM。微 命 令。状态条件。IR 二、工作原理 1、执行CM中“取机器指令”微程序，将取出的机器指令送到机器指令寄存器IR。 2、IR中机器指令的操作码部分通过“后续地址形成电路”产生与该机器指令功能对应的微程序的入口地址。 3、逐条执行该微程序中的微指令。 4、执行

16、完一条机器指令的微程序后，回到公用的“取机器指令”微程序。 三、机器指令与微指令，程序与微程序，主存与控存的比较、关系 1、机器指令与微指令 机器指令：提供给用户编程的基本单位，一条机器指令表明CPU能完成的一项功能； 微指令：实现机器指令中的一个步骤所需的微命令的组合。 2、程序与微程序 程序：由机器指令构成，编好后放在主存中运行，可改写； 微程序：由微指令构成，事先编好放在CM中，一般不可改写； 微程序解释执行程序。 3、主存与控存 主存：存放系统程序与用户程序，容量很大； 控存：存放对应于机器指令系统的全部微程序，容量有限。5.5 微程序设计技术 内容提要：涉及两方面内容 （1）微指令结

17、构的设计 微命令编码（微操作控制字段的设计） 微地址的形成（顺序控制字段的设计） 微指令格式 （2）微指令执行方式 串行微指令执行 并行微指令执行 微程序设计的目标：有利于缩短微指令的长度；有利于减小微程序的长度；有利于提高微程序的执行速度。 5.5.1 微命令编码 对微指令中的操作控制字段采用的表示方法。内容较多内容少 一、直接表示法（直接控制法、不译码法） 在微指令的操作控制字段中，每个微命令用一位信息表示，对应一种微操作。 例：教材P。174图5.22。 优点：简单直观，执行速度快；微命令的并行控制能力强，编制的微程序短。 缺点：微指令字太长。空间不能充分利用。 二、编码表示法（字段直接

18、编译法） 将微指令的控制字段分为若干个小字段，各小段分别编码，每种编码代表一种微命令。 例：教材P.180图5.30。 分段的原则： （1）相斥性微命令分在同一字段内，相容性微命令分在不同字段内； （2）一般将同类操作（或控制同一部件的操作）中互斥的微命令划分在同一字段里。 （3）各小字段包含的信息位一般不超过6位。 特点：既缩短了指令字长，又有并行操作的高效率，执行速度也较快。 三、字段间接编译法 是面向进一步缩短微指令字长的目标而对“编码表示法”做改变得到的方法。图示：与译码a11 a21 am1 a12 a22 am2 n1 n2ANIR 译码5.5.2 微地址的形成方法也叫做“微程序流

19、的控制”，解决微程序连续执行的问题，即当前微指令执行完后，如何确定后续微指令的地址。 一、微程序入口地址的确定 1、执行“取机器指令”微程序 把机器指令取出送到IR。 2、根据IR中操作码转到该机器指令对应的微程序入口 （1）一级功能转移； （2）多级功能转移； （3）可用PROM或PLA芯片直接得到入口地址。 二、后续（后继）微地址的产生 1、计数器方式 借鉴了用PC计数产生机器指令地址的方法，在微程序控制器中设置一个硬件计数器叫微程序计数器PC（或MPC）； 顺序执行微程序时，（PC）+1PC； 微程序出现转移时，由微指令地址字段中转移部分结合转移条件把新地址送入PC。图示：OP转移部分C

20、MPC入口地址及转移地址产生器IR条件码状态标志。IR 计数器方式的特点： 微指令字较短，微地址产生机构简单； 多分支能力弱，CM物理地址分配不方便。 2、断定方式（多路转移方式） 断定方式：后继微程序地址可由设计者指定或由设计者指定的测试判别字段控制产生。 断定方式的微指令格式： 说明：（1）微程序不产生分支时，直接由微指令中顺序控制字段给出后继地址，该字段即“下址”字段。该字段位数。 （2）微程序出现分支时，按顺序控制字段给出的测试判别字段结合状态条件来形成后继微地址。该字段位数。 断定方式的微程序控制器框图： OP测试判别字段下址IRPLA和微地址修改逻辑条件码状态标志+ARCM下址 O

21、P测试PLA：产生对应机器指令的微程序的入口地址。微地址修改逻辑：由IR中的测试字段和外部条件状态等修改AR中的若干位来产生后继地址。IRP.181例3说明 断定方式的特点：可实现快速多路分支，微程序在CM中物理分配方便；微指令字较长，形成后继微地址的机构较复杂（常为组合逻辑实现）。 断定方式应用另一例：下面给出一个微程序的流程图，每一个方框为一条微指令，用字符AP分别表示微指令执行的微操作。其中第一处分支为机器指令取指后的四路分支，由IR1，IR0组合确定分支流向；第二处分支为按运算结果中状态位Z的值进行两路分支。 问题：根据给定的微程序流程如何设计微指令的顺序控制字段，及如何为每条微指令分

22、配一个微地址。ABCDHLPEFIMJNGKO根据IR1、IR0做四路分支按Z值做两路分支 解：先来确定微指令格式中顺序控制字段的安排。 （1）下址字段位数AP共为16条微指令，需要16个微地址，故用4位； （2）测试判别字段的位数2位。 2位 4位 再来考虑地址分配。回到流程图中分析。其中关键在于带有分支的微指令的下址分配。为了简化地址修改逻辑，通常使带分支的微指令的下址字段具有某种约束一般选测试条件控制的那几位为全0。OP测试下址00下址01按IR1、IR0转移10按Z值转移11空ABCDHLPEFIMJNGKOIR1、IR0=00 01 10 110100（4） 0101（5） 0110

23、（6） 0111（7） 0000（0）0001（1）0010（2）1010（10）1011（11）0011（3）1000（8）1001（9）1100（12）1101（13）1110（14）1111（15）微地址 微命令 测试字段P 下 址0000 A 00 00010001 B 00 00100010 C 01 01000011 E 10 1010 0100 D 00 00110101 H 00 10000110 L 00 10010111 P 00 10011000 I 00 10111001 M 00 1100 1010 F 00 1101 1011 J 00 11101101 G 00

24、0000 1110 K 00 00001100 N 00 11111111 O 00 0000 微地址修改逻辑如图： 5.5.3 微指令格式 一、水平型微指令 一次能定义并执行多个并行操作微命令的微指令。 例：P.182。 特征：微指令字较长；一条微指令能控制数据通路中多个功能部件并行操作；微命令与控制门之间一般有直接对应关系。与与与AR1 AR0 AR0P=01P=10IR1 IR0 Z 二、垂直型微指令 在微指令中设微操作码字段，一次只能执行数据通路中的一、二种信息传送的微指令。 例：P。182183 三、两种格式微指令的比较 P。183（1）（4） 5.5.4 微指令的执行方式 一、串行

25、执行方式 示意图： 取i 条 执行i条 取i+1条 执行i+1条微周期i 微周期i+1T=Tcm +Tcpu 二、并行执行方式 示意图： 5.5.5 动态微程序设计及微程序技术的应用 一、静态与动态微程序设计技术：P.183 二、微程序技术的应用 （1）计算机实现 微程序设计技术为计算机控制器的实现提供了一种系统化技术，尤其适合于实现系列机的控制器设计。 （2）仿真 在A计算机上用微程序去模仿B计算机的指令系统。 目的：使两种不兼容的计算机的软件可以兼容。 三、操作系统支持 用微程序实现操作系统中一些重要部分的原语，以简化操作系统任务的实现。5.6 硬布线控制器（组合逻辑控制器） 5.6.1

26、组合逻辑控制器的原理 组合逻辑的控制器是由大量逻辑门和触发器电路构成的非常复杂而庞大的时序逻辑网络。 开关理论中时序逻辑的正规设计方法是否可以使用。 实际设计中常用时序计数器的方法。其实质： 将复杂的时序逻辑问题转化为定时区内较为简单的组合逻辑设计问题。 模K计数器图例：模K时序计数器启动停止时钟复位T1T2Tk. 基于这种时序计数器设计的组合逻辑控制器的结构框图见教材P.184图5.31。 5.6.2 组合逻辑控制器设计实例 一、模型机（假想机）的功能框图 其中，DR主存数据缓冲寄存器； AR主存地址寄存器； PC程序计数器； IR指令寄存器； IR（OP）指令的操作码部分； IR（ADR）

27、指令的地址码部分； ALU算术/逻辑运算单元； AC累加寄存器； F状态寄存器。主存储器MDRARALUFACPCIR组合逻辑控制器（AC）=0C0（ADD）C1（AND）C2（COM）C3（RD）C4（WE）C5C6C7C8C9C10C11（AC）=0C0C1C11 二、该机有关假定 1、共有七条指令，格式统一。其内容（即指令系统）为： 助记符 操作描述 LDA X （X）AC；把存储单元内容送到累加器。 STA X （AC）X； ADD X （AC）+（X）AC；补码加法。 AND X （AC）（X）AC；逻辑与。 JMP X （X）PC；无条件转移。 JMPZ X 若（AC）=0，则（X）PC；条件转移。 COM （AC）AC；累加器内容取反。 2、CPU与主存同步工作。 3、每条指令由两个机器周期构成（取指令周期FETCH和执行周期EXE）；每个机器周期含3个等长节拍（W0、W1、和W2）；每节拍含2个脉冲（0和1）。 4、设时序设计已完成：对主存访问的信号RD、WE采用节拍控制；对普通寄存器的输入开门信号采用工作脉冲控制；对累加器的输入采用节拍控制；一个机器周期内不允许安排