ch51半导体存储器和PLD

1、5.1 5.1 半导体存储器半导体存储器半导体存储器半导体存储器随机存储器随机存储器（RAM）静态静态RAM（Static RAM）动态动态RAM（Dynamic RAM）只读存储器只读存储器 (ROM)掩膜掩膜ROM（Mask ROM）可编程可编程ROM（PROM）可擦可编程可擦可编程ROM（EPROM）半导体存储器的分类半导体存储器的分类5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）基本结构：基本结构：地址译码器、存储矩阵、输出缓冲器地址译码器、存储矩阵、输出缓冲器存储单元：可以存放存储单元：可以存放1 1位二进制数的单元电路位二进制数的单元电路字单元：存储单元的组合，具有

2、唯一的地址字单元：存储单元的组合，具有唯一的地址5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）1.1.掩膜掩膜ROMROM（1 1）地址译码器）地址译码器YBABY=ABVCCRAW0=A1A05.1.1 5.1.1 只读存储器（只读存储器（ROMROM）地址译码器真值表地址译码器真值表 地址译码器的等效电路地址译码器的等效电路A1 A0W0 W1 W2 W3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1地址译码器的函数表达式地址译码器的函数表达式013012011010AAWAAWAAWAAW，5.1.1 5.1.1 只读存储

3、器（只读存储器（ROMROM）（2） 存储矩阵和输出缓冲电路存储矩阵和输出缓冲电路A1 A0D3 D2 D1 D0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 交叉点处接有二极管时相当于存交叉点处接有二极管时相当于存1，没接二极管时相，没接二极管时相当于存当于存0。ROM中存放的数据中存放的数据5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）存存储储矩矩阵阵结结构构2.PROM2.PROM00101111 熔丝熔丝5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）（1） UVEPROM（Ultra-violet er

4、asable PROM ）5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）（2） E2PROM（3） Flash Memory3.EPROM3.EPROM 存储单元的结构存储单元的结构（1） UVEPROM（Ultra-violet erasable PROM ） SIMOS管管 浮置栅无电荷，管子导通，相当于存浮置栅无电荷，管子导通，相当于存1 浮置栅有电荷，管子截止，相当于存浮置栅有电荷，管子截止，相当于存05.1.1 5.1.1 只读存储器（只读存储器（ROMROM）5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）（2） E2PROM隧道隧道MOS管管5.1.

5、1 5.1.1 只读存储器（只读存储器（ROMROM）（3） Flash Memory叠栅叠栅MOS管管5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）类型类型存储单元存储单元相同点相同点写写0擦除擦除UVEPROMSIMOS管管浮栅中无负浮栅中无负电荷，存储电荷，存储在控制栅加在控制栅加高电压高电压紫外线照射紫外线照射E2PROM隧道隧道MOS管管单元相当于单元相当于存存1，有负电，有负电在控制栅加在控制栅加高电压高电压控制栅接地，控制栅接地，漏极加一正电漏极加一正电压压FlashMemory叠栅叠栅MOS管管荷相当

6、于存荷相当于存0 在控制栅加在控制栅加高电压高电压控制栅接地，控制栅接地，源极加一正电源极加一正电压压（1）地址译码器）地址译码器 （2）存储矩阵）存储矩阵 （3）读写控制电路）读写控制电路 .2静态随机存储器静态随机存储器1.SRAM的结构和工作原理的结构和工作原理（1）地址译码器）地址译码器 缺点：当存储器的存储容量很大时，地址译码器输出的缺点：当存储器的存储容量很大时，地址译码器输出的字线将会非常多，译码器的电路结构也变得十分复杂字线将会非常多，译码器的电路结构也变得十分复杂， .2静态随机存储器静态随机存储器x0 x1行行 译译 码码 器器1列列 译译

7、码码 器器031992336332A0A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=99.2静态随机存储器静态随机存储器（2 2）读写控制电路）读写控制电路存储矩阵存储矩阵10010当当CE=0，OE=0时，进行读操作；时，进行读操作；当当CE=0，WE=0时，进行写操作；时，进行写操作；0100.2静态随机存储器静态随机存储器2. SRAM静态存储单元静态存储单元VT1、VT2、VT3及及VT4构构成成SR锁存器锁存器T5及及T6是行选管是行选管.2静态随机存

8、储器静态随机存储器3.SRAM的读写时序的读写时序读时序读时序写时序写时序.2静态随机存储器静态随机存储器4管动态存储单元管动态存储单元单管动态存储单元单管动态存储单元1.动态存储单元动态存储单元5.1.3 5.1.3 动态随机存储器动态随机存储器2.DRAM的基本结构的基本结构.3动态随机存储器动态随机存储器5.1.4 5.1.4 存储器容量的扩展存储器容量的扩展1.位扩展位扩展2.字扩展字扩展5.1.4 5.1.4 存储器容量的扩展存储器容量的扩展小小 结结 在只读存储器（在只读存储器（ROM）中，介绍了掩膜）中，介绍了掩膜ROM、PROM、EPROM等不同

9、类型等不同类型ROM的工作原理和特点的工作原理和特点。 在随机存储器（在随机存储器（RAM）中，介绍了静态随机存储）中，介绍了静态随机存储器（器（SRAM）和动态随机存储器（）和动态随机存储器（DRAM）的工作原）的工作原理和特点。理和特点。 本章的重点和难点：存储器扩展存储容量的方法本章的重点和难点：存储器扩展存储容量的方法、用存储器设计组合逻辑电路的概念。、用存储器设计组合逻辑电路的概念。5.2.1 概概 述述5.2 5.2 可编程逻辑器件可编程逻辑器件5.2.2 简单可编程逻辑器件简单可编程逻辑器件SPLD5.2.3复杂可编程逻辑器件复杂可编程逻辑器件CPLD5.2.4 现场可编程门阵列

10、现场可编程门阵列FPGA1.可编程逻辑器件的分类可编程逻辑器件的分类5.2.1 5.2.1 概述概述任何组合逻辑电路都可表示为任何组合逻辑电路都可表示为与与或或表达式：表达式：2.2.可编程逻辑器件的基本结构可编程逻辑器件的基本结构任何时序逻辑电路都可组合逻辑电路和触发器组成。任何时序逻辑电路都可组合逻辑电路和触发器组成。5.2.1 5.2.1 概述概述3.与与或阵列的两种物理实现形式或阵列的两种物理实现形式 用实际的与用实际的与或电路实现或电路实现 由查找表（由查找表（LUT）实现）实现 查找表（查找表（Look Up Table）实际上是用静态）实际上是用静态存储器（存储器（SRAM）构成

11、函数发生器。）构成函数发生器。 5.2.1 5.2.1 概述概述【例例1】用用4变量变量LUT实现如图实现如图5.2-4所示的组合逻辑电路。所示的组合逻辑电路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111将真值表的输将真值表的输出出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依依次存入次存入SRAM中的存储单元中的存储单元. 5.2.1 5.2.1 概述概述1. 可编程只读存储器可编程只读存储器PROM特点：与阵列固定、或阵列可编程特点：与阵

12、列固定、或阵列可编程与阵列与阵列最小项最小项 或阵列或阵列最小项的和项最小项的和项.1简单可编程逻辑器件简单可编程逻辑器件PLD的逻辑符号特殊表示方法的逻辑符号特殊表示方法.1简单可编程逻辑器件简单可编程逻辑器件例：用例：用PROM实现以下逻辑函数：实现以下逻辑函数：CABABCCBAYCBACBAABCYCBACBAABCY210 对于大多数逻辑对于大多数逻辑函数而言，并不需要函数而言，并不需要使用全部最小项，造使用全部最小项，造成浪费成浪费 CBACBACBACBACBA.1简单可编程逻辑器件简单可编程逻辑器件例例 用用ROM实现一个实现一个

13、2位二进制加法器。位二进制加法器。 真值表中的输出值真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和和110依次存入依次存入ROM的的16个字单元即可。个字单元即可。 .1简单可编程逻辑器件简单可编程逻辑器件2.可编程逻辑阵列可编程逻辑阵列PLA（Programmable Logic Array） 特点：与阵列、或阵列均可编程特点：与阵列、或阵列均可编程.1简单可编程逻辑器件简单可编程逻辑器件CABABCCBAYCBACBAABCYCBACBAABCBAABCY210例：用例

14、：用PLA实现逻辑函数实现逻辑函数CBACBACBACBACBA.1简单可编程逻辑器件简单可编程逻辑器件3.可编程阵列逻辑可编程阵列逻辑PAL（Programmable Array Logic） PAL的与阵列可编程，或阵列是固定的。的与阵列可编程，或阵列是固定的。 .1简单可编程逻辑器件简单可编程逻辑器件例例 用用PAL实现实现1位全加器。位全加器。ABCICIBACIBACIBASACIBCIABCO.1简单可编程逻辑器件简单可编程逻辑器件65410,mmmmmCBAF732,mmmCBAF带异或门的带异或门的PAL结构结构m2m3m7F(A

15、,B,C)F(A,B,C)=.1简单可编程逻辑器件简单可编程逻辑器件 当当EN为为0时，三态缓冲器输出为高阻态，对应的时，三态缓冲器输出为高阻态，对应的IO引引脚作为输入使用；脚作为输入使用； 当当EN为为1时，三态缓冲器处于工作状态，对应的时，三态缓冲器处于工作状态，对应的IO引引脚作为输出使用。脚作为输出使用。 输出端经过一个互补输出的缓冲器反馈到与逻辑阵列输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。上。EN.1简单可编程逻辑器件简单可编程逻辑器件寄存器型输出结构寄存器型输出结构PAL适合于实现计数器、移位寄存器等时序逻辑电路适合于实现计数器、移位

16、寄存器等时序逻辑电路.1简单可编程逻辑器件简单可编程逻辑器件 阵列容量较小，阵列容量较小， 片内触发器资源不足片内触发器资源不足,不能适不能适用于规模较大的数字电路。用于规模较大的数字电路。 输入、输出控制不够完善，限制了芯片硬件资输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。源的利用率和它与外部电路连接的灵活性。 编程下载必须将芯片插入专用设备，使得编程编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员不够方便，设计人员 企盼提供一种更加直捷、企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。不必拔插待编程芯片就可下载的编程技

17、术。.1简单可编程逻辑器件简单可编程逻辑器件 CPLD是由是由 简单可编程逻辑器件发展起来的简单可编程逻辑器件发展起来的 ,其主体结构仍是与或阵列其主体结构仍是与或阵列 。 自从自从 90年代初年代初 Lattice公司高性能的具有在公司高性能的具有在系统可编程系统可编程 ISP(In System Programmable)功能功能的的 CPLD以来以来 ，CPLD获得了迅速发展。获得了迅速发展。 Altera 公司公司MAX7000S系列，系列，MAX3000A系系列列，MAX II系列。系列。.2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLDMAX3

18、000A系列系列CPLD特点特点基于基于E2PROM工艺，工艺，3.3V供电；供电；支持在系统编程（支持在系统编程（In System Programmable，ISP）技术；）技术； 特特 性性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用门可用门60012502500500010000宏单元宏单元3264128256512逻辑阵列块逻辑阵列块2481632最多最多I/O引脚引脚346898161208fCNT（MHz）227.3222.2192.3126.65.2.2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD CPLD由逻

19、由逻辑阵列块辑阵列块LAB、可编、可编程内连阵列程内连阵列PIA和和I/O控控制块等几部制块等几部分构成。分构成。 .2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD宏单元的结构和原理宏单元的结构和原理.2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD串行数据检测电路串行数据检测电路 CPLD实现实现.2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD 通过在可编程连线阵上布线，将不同的通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。相互连接，构成所需逻辑。MAX3000A的专用输的专用输入、入、I/O引脚和宏单元

20、输出都连接到引脚和宏单元输出都连接到PIA，而，而PIA把这些信号送到器件内的各个地方。把这些信号送到器件内的各个地方。MAX3000A的的PIA具有固定延时，从而消除了信号之间的延具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。迟偏移，使时间性能更容易预测。可编程连线阵列可编程连线阵列PIA .2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD I/O控制块控制块三态缓冲三态缓冲器器.2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD 多电压（多电压（Multivolt）I/O接口接口VCCINT接接3.3V电源电源当当VCCIO接接

21、2.5V电源，电源，输出电平与输出电平与2.5V系统兼容系统兼容当当VCCIO接接3.3V电源，电源，输出电平与输出电平与3.3V系统或系统或5V系统兼容系统兼容.2复杂可编程逻辑器件复杂可编程逻辑器件CPLDCPLD5.2.3 5.2.3 现场可编程门阵列现场可编程门阵列FPGAFPGA FPGA是一种高密度的可编程逻辑器件。是一种高密度的可编程逻辑器件。 主流芯片主流芯片 Altera 公司：公司：Cyclone系列，系列， CycloneII系列系列 ， CycloneIII系列系列 CycloneII系列器件性能对照表系列器件性能对照表特特 性性EP2C5EP2C8EP

22、2C20EP2C35EP2C50EP2C70LEs4608825618752332165052868416M4K RAM块块263652105129250总比特数总比特数1198081658882396164838405944321152000嵌入式乘法器嵌入式乘法器1318263586150PLLs224444最多最多I/O引脚引脚1581823154754506225.2.3 5.2.3 现场可编程门阵列现场可编程门阵列FPGAFPGACycloneIICycloneII系列系列FPGAFPGA结构结构5.2.3 5.2.3 现场可编程门阵列现场可编程门阵列FPGAFPGA逻辑单元逻辑单元LELE 5.2.3 5.2.3 现场可编程门阵列现场可编程门阵列FPGAFPGA例：例： 如果要实现一个如果要实现一个3线线-8线译码器，需要多少个线译码器，需要多少个逻辑单元。逻辑单元。 3线线-8线译码器有线译码器有3个输入和个输入和8个输出，含有个输出，含有8个逻个逻辑表达式。每个逻辑函数表达式需要一个辑表达式。每个逻辑函数表达式需要一个