药片计数器的设计-电子课程设计

1、精选优质文档-倾情为你奉上电子课程设计 药片计数器的设计 学院：电子信息工程学院 专业班级：电气班 姓名：龙福李学号：5指导老师：黄庆彩2009年12月药片计数器的设计一、 设计任务与要求数字式电子自动计数有直观和计数精确的优点，目前已在各种行业中普遍使用。数字式电子自动计数器有多种计数触发方式，它是由实际使用条件和环境决定的。有采用机械方式的接触式触发的，有采用电子传感器的非接触式触发的，光电式传感器是其中之一，它是一种非接触式电子传感器。（1）设计一个药片装瓶自动计数的控制电路，使药片在装瓶时能够自动计数达到设定量后自动停止，并开始第二瓶装片。（2）当药片装瓶时，挡住了光线的照射，是计数器

2、获得一个计数脉冲，计数器计数加1。第二片药片到来时，计数器再加1，这样，随着药片数量的增加，获得数字A，用数字A和标准量B（一瓶内装满时的数量）进行比较。当A=B时，计数器停止计数。同时控制传动皮带使第二瓶进行装片（计数）。二、总体框图脉宽变电平方 波 发 生 器放 大光 电 转 换整 形计 数译 码显 示标 准 量 控 制显 示数值比较图1 总电路框图上图为药片计数器的电路框图1。主电路部分由计数器电路和数值比较器电路组成。计数原理在光电转化电路中，放光器件的输出光强与其工作电流成正比，发光侧与接收光侧的距离越大时，要求输出光强也越强，即要求工作电流越大，同时增强光线强度可以减小技术误差和接

3、收光器件的技术要求。 在无药片挡光时，整形后输出和调制光是同频率的脉冲信号，挡光时输出一个高电平，即有没有瓶子挡光，整形输出信号的脉冲是不一样的。把不同的脉宽变换为不同的电平，形成触发沿，作为计数脉冲，可实现对药片的自动计数。经脉宽变电平电路，把脉宽变为电容上电压，并以此作为控制信号。药片不挡光时，信号脉冲窄，电容上电压小，使脉宽变电平电路输出为1，档光后脉冲变宽，电容上电压能达到某阀值电压使脉宽变电平输出为0.从而药片挡光一次，能形成一个计数脉冲沿，而使计数器计数加1，当计数器计数A与标准量B比较，当A小于B时，计数器继续计数；当计数值A等于B时：启动电机带动皮带使下一药瓶准备，计数器自动清

4、零并开始下一次计数。在标准量控制电路部分，可以直接用二进制置数，但考虑到实际生产中用二进制置数不方便，容易造成错误而造成重大损失。因此在这部分用按键锁存显示电路来实现试设计更为直观化，也更容易被厂家采用。三、选择器件3.1 74LS160 同步可预置数4位十进制加法计数器 2片74LS160 为可预置的十进制同步计数器，逻辑符号如左图2，表1为管角功能，表2为真值表。清零端是异步的，当清零端/MR 为低电平时，不管时钟端CP 状态如何，即可完成清除功能。74LS160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上升沿作用下，输出端 Q0Q3 与数据输入端 P0P3 一致。其计数

5、是同步的，靠 CP 同时加在四个触发器上而实现的。当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当CEP、CET 跳变与 CP 无关。并具有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为 Q0 的高电平部分。在不外加门电路的情况下，可级联成 N 位同步计数器。专心-专注-专业图 2 表1：管角功能PEParallel Enable (Active LOW) Input 并行启用（低电平）输入P0P3Parallel Inputs 并行输入CEPCount Enable Parallel Input

6、 计数启用并行输入CETCount Enable Trickle Input 计数启用涓流输入CPClock （Active HIGH Going Edge）Input 时钟输入MRMaster Reset （Active LOW） Input 主复位（低电平）输入SRSynchronous Reset （Active LOW） Input 同步复位（低电平）输入Q0Q3Parallel Outputs 并行输出TCTerminal Count Output 终端计数输出表2：选择4开关方式真值表*SRPECETCEP工作模式LXXXRESET（Clear）清零HLXXLOAD（Pn Qn）置

7、数HHHHCOUNT （Increment）计数HHLXNO CHANGE （Hold）保持（不变）HHXLNO CHANGE （Hold）保持（不变）3.2 74LS147 十进制数BCD优先编码器 2片74LS147的逻辑符号如左图3所示，真值表如下表3。当输入的十进制数中只有一个数字具有高电平时，则输出对应数字的BCD编码。若是同时输入两个或两个以上的十进制数字，则输出最大数字进行BCD编码，编码器具有9个低电平有效输入端，没有0输入端，这说明当所有9个输入都无效时即是对0进行编码；具有4个低电平有效的输出端。图 3 表3：十进制数BCD优先编码器74LS147的真值表InputsOut

8、puts1 2 3 4 5 6 7 8 9D C B A H H H H H H H H HX X X X X X X X LX X X X X X X L HX X X X X X L H HX X X X X L H H HX X X X L H H H HX X X L H H H H HX X L H H H H H HX L H H H H H H HL H H H H H H H HH H H HL H H LL H H HH L L LH L L HH L H LH L H HH H L LH H L HH H H L十进制数BCD优先编码器74LS147的逻辑图如下：图 43.

9、3 74LS75 四 D锁存器 4片 图 5 四D锁存器是有D触发器集成的。D触发器又由6个与非门组成，其结构如图5，其中B和A构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。工作原理:SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q非为0，即触发器置1；当SD=1且RD=0时，触发器的

10、状态为0,SD和RD通常又称为直接置1和置0端。设它们均已加入了高电平，不影响电路的工作。工作过程如下：1.CP=0时，与非门H和G封锁，其输出1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D非，Q6=Q5非=D。2.当CP由0变1时触发器翻转。这时H和G打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=D非。由基本RS触发器的逻辑功能可知，Q=Q3=D。3.触发器翻转后，在CP=1时输入信号被封锁。这是因为H和G打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经

11、H输出至F输入的反馈线将F封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将F和E封锁，D端通往基本RS触发器的路径也被封锁。H输出端至F反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工

12、作速度。3.4 74LS85 集成4位数值比较器 2片数值比较器用于比较两个数大小或相等。集成4位数值比较器是由4个一位二进制比较集成的。对一位二进制数A和B进行比较，比较结果有三种情况：（1）A>B时，即A=1、B=0，这时，输出Y= A（B）；（2）A<B 时，即A=0、B=1、这时，输出Y=（A）B；（3）A=B时，即A=B=1，这时Y（A=B）=（A）（B）+AB。图6：图6为一位比较器逻辑图。当对多位二进制数比较时，则需从高位到低位逐位进行比较。只有在高位相等时，才能进行低位的比较。当比较到某一位数值不等时，其结果便为两个多位数的比较结果。如两个4位二进制数AA3A2A1

13、A0 和BB3B2B1B0 进行比较时，则需从高位到低位逐位进行比较。只有在高位相等时，才能进行低位的比较。当比较到某一位数值不等时，其结果便为两个4位数的比较结果。当比较两个4位以上8位以下的二进制数时，需要两个芯片级联扩展。图7图7为74LS85逻辑符号图，功能表如表4 。是集成4位比较器，用于比较A=（A3A2A1A0），B=（B3B2B1B0）两个数的大小，它还有级联输入端，通过级联输入端可以连接成8位、16位或更高位数的比较器。 74LS85的逻辑符号图表4：74LS85功能表比较输入级联输入输出A3 B3A2 B2A1 B1A0 B0A>B A<B A=BA>B

14、A<B A=BA3>B3A3>B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3XXA2>B2A2<B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2XXXXA1>B1A1<B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1A1=B1XXXXXXA0>B0A0<B0A0=B0A0=B0A0=B0A0=B0A0=B0X X XX X XX X XX X XX X XX X XX X XX X X1 0 00 1 0X X

15、11 1 00 0 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 01 0 00 1 00 0 10 0 01 1 03.5 74LS04 六组反相器 1片图8 74LS04的逻辑符号如左图8。由六组反相器集成，输出信号Y是输入信号A的非，若输入信号A是高电平H，则输出信号Y是低电平L；若输入信号A是低电平L，则输出Y是高电平H。 3.6 DCD_HEX LED 数码管 4片 （a）数码管段结构 （b）DCD数码管 图 9 DCD数码管是带有译码器的液晶7段显示器，其结构见上图9。3.7 NE555定时器 1片555定时器内部结构如下图10（a）所示。它由分压

16、器、两个电压比较器、基本RS触发器、晶体管及缓冲器 组成。555定时器逻辑符号如下图10（b）所示。1脚是接地端GND，2脚是低电平触发端（也称触发端），3脚是输出端OUT，4脚是复位端ft，5脚是电 压控制端，6脚是高电平触发端（也称阈值端），7脚是放电端，8脚是电源端VCC。图 10555定时器功能表见表5，其中4脚RD，为复位端，当RD为低电平时，不管其他输人端的状态如何，输出 Uo为低电平。只有当RD为高电平时，输出的状态将由2脚低电平触发端和6脚高电平触发端电压的大小来决 定，因此，在正常工作时，应将4脚接高电平。当uil(2/3)Vcc,u2(1/3)Vcc时，放电晶体管VT截止，

17、输出端仍为高电平。当uil(2/3)Vcc,ui2(1/3)Vcc时，放电晶体管VT导通，输出端uo为低电平。当uil(2/3)Vcc,ui2(1/3)Vcc时，电路亦保持原状态不变。如果在电压控制端（5脚）施加一个外加 电压（其值在0Vcc之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化， 进而影响电路的工作状态。表5四、功能模块 4.1 标准量编码/锁存/显示控制电路 编码/锁存/显示电路如下图11所示。当 S0 S7中某个键按下时，表明输入0 9中的某个数，在编码器 74LS147 的输出端有相应的编码输出。同时由于按键的按下，由二输入和四输入组成的六输入与非门的

18、输出为 1，该信号使四D锁存器 74LS75的使能端为 1，锁存器将编码器的输出锁存起来。比如J3 = C按键按下时表明这一路有数据输入，这时74LS147 的数据输入端2输入低电平，74LS148 的输出对应编码信号DCBA=0 0 1 0。同时由于J3= C 的按下，与非门输出高电平，74LS75的1C，2C引脚处于使能状态74LS148的输出信号进入D锁存器并将编码信号锁存起来，在锁存器的输出端输出1Q2Q3Q4Q=0 0 1 0，并将其送入DCD数码管进行显示。另一方面，该信号用以与计数信号低位计数值进行比较。图114.2 计数电路两片74LS160具有共同的时钟CP，以第一片的进位R

19、CO输出到第二片的ENT和ENP端，就是每当第一片计数到1001、RCO变为1时，给第二芯片计数条件，当下一个CP到来后，第二片计数加1，而当第一片计数到0000时，RCO端输出0，第二片停止计数，等待下一个RCO=1。计数通过输出端输出信号用DCD数码管进行显示。另一方面，输出端信号与标准量进行比较。其电路图见图12。图12 计数/显示电路4.3 数值比较电路 使用74LS85进行级联组成8位数值比较器，先对高位进行比较，若标准量高位B大于计数值高位A 则标准量大于计数值，计数继续；若高位相等，P=Q端输出高电平1，则对低位进行比较。当标准量等于计数值时，级联芯片P=Q端输出一个脉冲沿，连到计数器的清零端CRK，从而实现计数器重新计数。电路模块图见图13。图13 比较器级联电路计数清零信号端4.4 脉宽变电平电路图14 脉宽变电平电路在无药片挡光时，整形后输出和调制光是同频率的脉冲信号，挡光时输出一个高电平，即有没有瓶子挡光，整形输出信号的脉冲是不一样的。把不同的脉宽变换为不同的电平，形成触发沿，作为计数脉冲，可实现对药片的自动计数。经该脉宽变电平电路，把脉宽变为电容上电压，并以此作为控制信号。药片不挡光时，信号脉冲窄，电容上电压小，使脉宽变电平电路输出为1，档光后脉冲变宽，电容上电压能