第3章 时序逻辑电路

1、第第3 3章章 时序逻辑电路时序逻辑电路广东工业大学计算机学院广东工业大学计算机学院2问题的提出问题的提出数字逻辑电路分为两大类：数字逻辑电路分为两大类：组合电路组合电路时序电路时序电路 编码器 ，译码器 ，数据选择器 ，数值比较器，加法器 ，乘法器知识回顾：常用的组合电路？知识回顾：常用的组合电路？问题：为什么要用时序电路？问题：为什么要用时序电路？典型的时序电路：寄存器，计数器，读/写存储器，移位寄存器，顺序脉冲发生器3本章内容本章内容3.1 3.1 概述概述 时序电路的基本概念及特点时序电路的基本概念及特点 、分类，逻辑功能的表示方法、分类，逻辑功能的表示方法 3.2 3.2 锁存器及触

2、发器锁存器及触发器 常见锁存器及触发器的工作原理、逻辑符号、功能常见锁存器及触发器的工作原理、逻辑符号、功能特性特性3.3 3.3 时序电路的分析时序电路的分析3.4 3.4 常用的时序逻辑电路常用的时序逻辑电路 寄存器寄存器 ，计数器，计数器3.5 3.5 时序电路的设计方法时序电路的设计方法 3.6 3.6 时序逻辑电路时序分析的基本概念时序逻辑电路时序分析的基本概念 时钟信号，建立时间、保持时间和最大传播延迟时间，时钟信号，建立时间、保持时间和最大传播延迟时间， 稳态与亚稳态，稳态与亚稳态， 分辨时间分辨时间 ，时钟偏差，时钟偏差 43.1 概述概述3.1.1 时序电路的基本概念及特点时

3、序电路的基本概念及特点3.1.2 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法3.1.3 时序电路的分类时序电路的分类53.1 概述概述时序逻辑电路：时序逻辑电路：n与与时钟脉冲时钟脉冲序列有关序列有关n以组合电路为基础，但又与组合电路不同以组合电路为基础，但又与组合电路不同63.1.1 3.1.1 时序电路的基本概念及特点时序电路的基本概念及特点逻辑功能上的特点逻辑功能上的特点n任意时刻电路的稳定输出，不仅取决于该时刻各个任意时刻电路的稳定输出，不仅取决于该时刻各个输入变量的取值输入变量的取值，还取决于，还取决于电路原来的状态电路原来的状态。即：。即：与以前的输入有关。与以前的输入有

4、关。n凡是符合该特点的数字电路都是时序逻辑电路凡是符合该特点的数字电路都是时序逻辑电路 时序逻辑电路的定义。时序逻辑电路的定义。电路结构上的特点电路结构上的特点n通常包含组合电路和通常包含组合电路和 存储电路存储电路（必不可少必不可少） 由具有记忆功能的锁存器或触发器构成由具有记忆功能的锁存器或触发器构成 n存储电路的输出状态必须反馈到组合电路的输入端，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合电路的输出。与输入信号一起，共同决定组合电路的输出。有些时序电路没有输入信号，有的没有组合逻辑部有些时序电路没有输入信号，有的没有组合逻辑部分，但只要它们在逻辑功能上具有

5、时序电路的基本分，但只要它们在逻辑功能上具有时序电路的基本特征，仍然属于时序电路。特征，仍然属于时序电路。 73.1.2 3.1.2 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法1逻辑表达式逻辑表达式 输出函数输出函数 、驱动函数、驱动函数(激励函数激励函数) 、状态函数。、状态函数。 Qn：触发器的现态；：触发器的现态； Qn+1：触发器的次态：触发器的次态 8逻辑表达式逻辑表达式93.1.2 3.1.2 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法 2状态表状态表 描述时序电路中描述时序电路中存储状态存储状态转换过程及其与输入、转换过程及其与输入、输出信号之间关系的表格。输

6、出信号之间关系的表格。 10状态表状态表 状态编码：对字母所表示的状态进行编码状态编码：对字母所表示的状态进行编码状态转换真值表：编码后的状态表书写为真值表形式状态转换真值表：编码后的状态表书写为真值表形式S0S1S2S30S0/1S0/1S0/1S0/11S1/1S2/1S3/0S3/0输入输入X当前当前状态状态下一下一状态状态输出输出Y000(S0)00(S0)1001(S1)00(S0)1010(S2)00(S0)1011(S3)00(S0)1100(S0)01(S1)1101(S1)10(S2)1110(S2)11(S3)0111(S3)11(S3)0状态编码：状态编码：S0(00)、

7、S1(01)、S2(10)、S3(11) 下一状态下一状态 / Y11状态表状态表 123.1.2 3.1.2 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法 3状态图状态图n通过几何图形方式，将时序电路的状态转换关通过几何图形方式，将时序电路的状态转换关系及转换条件表示出来，又称系及转换条件表示出来，又称状态转换图状态转换图。n只有给状态进行编码后，才能开始时序逻辑电只有给状态进行编码后，才能开始时序逻辑电路的路的设计设计 n步骤：步骤：（1）画出电路的所有状态）画出电路的所有状态 （一个圆圈对应一个存储状态 ）（2）用箭头描述状态的转换方向）用箭头描述状态的转换方向（3）箭头旁边注明

8、状态转换的条件及输出结果）箭头旁边注明状态转换的条件及输出结果 13状态图状态图 S0S1S2S30S0/1S0/1S0/1S0/11S1/1S2/1S3/0S3/0S0S1S2S3X/Y0/11/11/10/11/00/10/11/0143.1.2 3.1.2 时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法 4时序图时序图 可反映出在时钟脉冲序列及输入信号的作用下，可反映出在时钟脉冲序列及输入信号的作用下，电路状态及输出状态随时间变化的波形电路状态及输出状态随时间变化的波形153.1.3 3.1.3 时序电路的分类时序电路的分类1按触发器的时钟脉冲控制方式分类按触发器的时钟脉冲控制方式

9、分类n同步时序电路同步时序电路 ：存储电路中所有的触发器状态的改变存储电路中所有的触发器状态的改变都是在同一个时钟脉冲（都是在同一个时钟脉冲（Clk）控制下同时发生）控制下同时发生 n异步时序电路异步时序电路 ：存储电路中的触发器由两个或两个以存储电路中的触发器由两个或两个以上的上的Clk控制或没有控制或没有Clk控制控制 2按输出和输入的关系分类按输出和输入的关系分类nMealy型时序电路型时序电路 ：输出信号不仅取决于存储电路输出信号不仅取决于存储电路的状态，而且还与输入直接有关系。即的状态，而且还与输入直接有关系。即 Y=F X，Q nMoore型时序电路型时序电路 ：输出信号仅仅取决于

10、存储电路输出信号仅仅取决于存储电路的状态。即的状态。即 Y=F Q 返回例返回例3-9163.2 锁存器及触发器锁存器及触发器 3.2.1 锁存器锁存器1基本RS锁存器2D锁存器3门控D锁存器3.2.2 触发器触发器1D触发器2JK触发器3RS触发器4T触发器5带置位、清零端的触发器6触发器集成电路7触发器逻辑功能的转换173.2 锁存器及触发器锁存器及触发器 共同点：具有存储功能的共同点：具有存储功能的 双稳态双稳态 元器件元器件不同点：不同点：n锁存器是电平敏感的存储元件锁存器是电平敏感的存储元件n触发器是边沿触发的存储元件触发器是边沿触发的存储元件锁存器锁存器基本基本RS锁存器，锁存器，

11、D锁存器锁存器 ，门控，门控D锁存器锁存器触发器触发器 D触发器触发器 ，JK触发器，触发器， RS触发器触发器 ，T触发器触发器 带置位、清零端的触发器带置位、清零端的触发器 ，触发器集成电路，触发器集成电路 存储状态存储状态 0 态和态和 1 态均为稳定的状态态均为稳定的状态183.2.1 3.2.1 锁存器锁存器1基本基本RS锁存器锁存器 （1）基本结构及工作原理）基本结构及工作原理 由一对或非门交叉耦合而成的基本锁存器:锁存器的状态：19基本基本 R R S S 锁存器的工作原理锁存器的工作原理 R0、 S0 ：输出为稳定的：输出为稳定的 0 态态 或或 1 态态 ， 即即 Qn+1=

12、 Qn R0、 S1：输出状态为：输出状态为 1 态。即态。即 Qn+1=1 R1 、S0：输出状态为：输出状态为 0 态。即态。即 Qn+1=0R1、 S1 ：Q0、 0，此输出既非，此输出既非0态，也非态，也非1态。态。 这种状态非锁存器的正常工作状态，应避免出现。这种状态非锁存器的正常工作状态，应避免出现。 Qn： 接收信号之前的状态接收信号之前的状态 （简称现态）（简称现态）Qn+1：接收信号之后的状态：接收信号之后的状态 （简称次态）（简称次态）双稳态双稳态Qn00S011R00Qn+120（2 2）基本）基本 R R S S 锁存器的特性表及特性函数锁存器的特性表及特性函数 特性表

13、：特性表：反映锁存器或触发器的次态（Qn+1）与现态（Qn）以及输入信号之间对应关系的表格。类似于真值表 。特性函数：特性函数：以逻辑表达式的方式反映锁存器或触发器的次态（Qn+1）与现态（Qn）以及输入信号之间函数关系。输输 入入输输 出出功能功能说明说明RSQnQn+1000000110101011110001010110111保持保持置置 1置置 0不允许不允许RSQn11111100021（3 3）基本）基本 R R S S 锁存器时序图锁存器时序图 t9 时刻：时刻：R=0、S=0，锁存器应保持为双稳态中的，锁存器应保持为双稳态中的 0 态或态或 1 态态 但但前一时刻前一时刻R=S

14、=1，使，使Q0、 0（非锁存器的正常状态）（非锁存器的正常状态） t9 时刻锁存器状态无法确定，取决于两或非门延迟的差异时刻锁存器状态无法确定，取决于两或非门延迟的差异图中虚线：表示这种不确定的状态图中虚线：表示这种不确定的状态竟态现象：竟态现象：两个有效信号同时撤销所产生的状态不确定的情况。两个有效信号同时撤销所产生的状态不确定的情况。 00保持保持01置置11110置置000保保持持01置置100保持保持10置置01100保持？保持？保持？保持？10置置022（4 4）基本）基本 R R S S 锁存器的特点锁存器的特点 电路比较简单电路比较简单是组成各种功能更为完善的锁存器及触发器的基

15、是组成各种功能更为完善的锁存器及触发器的基本单元本单元输入信号直接控制着输出的状态输入信号直接控制着输出的状态（称为电平直接控制）（称为电平直接控制）具有保持、置具有保持、置1、置、置0功能功能 （根据输入信号的不同（根据输入信号的不同 ）输入信号输入信号R 、S之间有约束之间有约束232. D 2. D 锁存器锁存器（1）基本结构及工作原理）基本结构及工作原理nD0： Qn+1=0 nD1： Qn+1=1 （2）特性表及特性函数）特性表及特性函数置置 0置置 1DQnQn+1功能功能说明说明000010101111242. D 2. D 锁存器锁存器（3）时序图）时序图 （4） D 锁存器的

16、特点锁存器的特点 n电平直接控制电平直接控制 n不存在不存在RS触发器的约束问题触发器的约束问题 n具有置具有置 0 及置及置 1 功能功能 253 3门控门控 D D 锁存器锁存器 （1）基本结构及）基本结构及 工作原理工作原理 增加了控制同步控制同步的时钟信号时钟信号Clk ：nClk0：Qn+1=Qn ，锁存器状态不改变nClk1：Qn+1=D (由输入信号D控制锁存器状态) （2）特性函数）特性函数:263 3门控门控 D D 锁存器锁存器（3）时序图）时序图 （4）门控）门控 D 锁存器的特点锁存器的特点 n具有置具有置 0 和置和置 1 功能功能 n受同步时钟受同步时钟Clk控制控

17、制 nClk1 期间接收信号nClk0 期间锁存，便于多个锁存器同步多个锁存器同步工作 273.2.2 3.2.2 触发器触发器知识回顾：锁存器和触发器的异同知识回顾：锁存器和触发器的异同共同点：具有存储功能的共同点：具有存储功能的 双稳态双稳态 元器件元器件不同点：不同点：n锁存器是电平敏感的存储元件锁存器是电平敏感的存储元件n触发器是边沿触发的存储元件触发器是边沿触发的存储元件存储状态存储状态 0 态和态和 1 态均为稳定的状态态均为稳定的状态281. D 1. D 触发器触发器 （1）电路原理及）电路原理及 逻辑符号逻辑符号 Clk 0 ：主锁存器L1的Clk1=1， L1开通，D值送到

18、Qm 从锁存器L2的Clk2=0， L2断路，D值无法送至 Q Q 保持原值不变 Clk 从从 0 1：主锁存器L1的Clk1=0， L1断路，不再接收D信号，Qm 保持 Clk 信号变化时刻 D 的信号 从锁存器L2的Clk2=1，L2开通，Qm 信号被送至Q 端 最终送入Q 端的是 Clk 信号上升瞬间 D 的值。0011Q保持保持01100QmQQm时钟上升沿时钟上升沿291. D 1. D 触发器触发器 D 信号只在时钟脉冲信号只在时钟脉冲 Clk 的边沿复制到的边沿复制到 Q 端端 这类触发器又被称为这类触发器又被称为主从触发器主从触发器或或边沿触发器边沿触发器 30（2） 特性表及

19、特性函数特性表及特性函数 （3）状态图）状态图 1. D 1. D 触发器触发器 ClkDQn+1功能功能说明说明0011置置 0置置 101D/0/1/1/0/31上升沿触发：上升沿触发：（4 4） D D 触发器时序图触发器时序图 00111100Q32下降沿触发：下降沿触发：（4 4） D D 触发器时序图触发器时序图 0001Q000133n 具有置具有置 0 和置和置 1 功能功能 n 时钟脉冲边沿控制时钟脉冲边沿控制 n 便于多个触发器同步工作便于多个触发器同步工作n 抗干扰能力强抗干扰能力强 （5 5） D D 触发器的特点触发器的特点 342. 2. JK 触发器触发器 （1）

20、电路原理及逻辑符号）电路原理及逻辑符号 时钟下降沿到来时： n若J=0，K=0，D=Q， ，触发器状态不改变n若J=0，K=1，D=0， ，触发器状态变为 0 态n若J=1，K=0，D=1， ，触发器状态变为 1 态n若J=1，K=1，D= ， ，触发器状态与原来状态相反D触发器触发器35（2 2） JK 触发器的特性表及特性函数触发器的特性表及特性函数ClkJKQnQn+1功能功能说明说明00000011010001101001101111011110保持保持置置 0置置 1翻转翻转36（3 3） JK 触发器的状态图触发器的状态图37（4 4） JK 触发器时序图触发器时序图38（5 5）

21、 JK 触发器的特点触发器的特点n具有保持、置具有保持、置0、置、置1、翻转功能、翻转功能 n边沿时钟脉冲控制边沿时钟脉冲控制 n抗干扰能力强抗干扰能力强 在时钟触发器中，凡是具有保持、置在时钟触发器中，凡是具有保持、置0、置、置1及及翻转功能的触发器称为翻转功能的触发器称为JK触发器。触发器。 393. 3. RS 触发器触发器（1）逻辑符号）逻辑符号 （2）特性表及特性函数）特性表及特性函数n特性表与RS锁存器相同 n特性函数： 输输 入入输输 出出功能功能说明说明RSQnQn+10000保持保持00110101置置101111000置置01010110不允许不允许11140（3）RS触发

22、器的状态图触发器的状态图 （4）RS触发器的特点触发器的特点n具有保持、置具有保持、置0、置、置1功能功能 n边沿时钟脉冲控制边沿时钟脉冲控制 n抗干扰能力强抗干扰能力强 nR 、S有约束有约束 在时钟触发器中，凡是具有保持、置在时钟触发器中，凡是具有保持、置0、置、置1功能的功能的触发器称为触发器称为RS触发器触发器。 3. 3. RS 触发器触发器414. 4. T 触发器触发器（1）逻辑符号）逻辑符号 （2）特性表及特性函数）特性表及特性函数ClkTQn+1功能功能说明说明0Qn保持保持1翻转翻转424. 4. T 触发器触发器（3）状态图）状态图 （4）时序图）时序图43（5）T触发器

23、的特点触发器的特点 n具有保持、翻转功能具有保持、翻转功能 n边沿时钟脉冲控制边沿时钟脉冲控制 n抗干扰能力强抗干扰能力强 在时钟触发器中，凡是具有保持、翻转功能在时钟触发器中，凡是具有保持、翻转功能的触发器称为的触发器称为 T 触发器触发器。 4. 4. T 触发器触发器445 5带置位、清零端的触发器带置位、清零端的触发器 什么是置位、清零？什么是置位、清零？为什么要置位、清零？为什么要置位、清零？如何置位、清零？如何置位、清零？455 5带置位、清零端的触发器带置位、清零端的触发器 异步方式异步方式 当置位或清零信号一产生就立刻进行置位或清零当置位或清零信号一产生就立刻进行置位或清零 。

24、同步方式同步方式 当置位或清零信号产生后，还要当置位或清零信号产生后，还要等待等待时钟的时钟的有效边沿有效边沿到到来才进行置位或清零操作来才进行置位或清零操作 。从触发器的逻辑符号上，从触发器的逻辑符号上，看不出看不出其置位或清零端是同步其置位或清零端是同步或异步，只能从特性表上体现出来：或异步，只能从特性表上体现出来：n置位或清零置位或清零受受时钟信号时钟信号 Clk 的约束，属于同步的约束，属于同步n置位或清零置位或清零不受不受 Clk 约束，属于异步约束，属于异步465 5带置位、清零端的触发器带置位、清零端的触发器 （1）带异步置位、清零端的）带异步置位、清零端的D触发器触发器异步置位

25、端异步置位端异步清零端异步清零端表示输入信号低电平有效表示输入信号低电平有效47带异步置位、清零端的带异步置位、清零端的D D触发器特性表及功能触发器特性表及功能ClkD功能说明功能说明11001同步置同步置011110同步置同步置10110异步置异步置11001异步置异步置000不允许不允许SetClr1nQ1nQ48（2 2）带同步置位、清零端的）带同步置位、清零端的 JK 触发器触发器 496. 6. 触发器集成电路触发器集成电路触发器的集成电路很多，主要为触发器的集成电路很多，主要为 D 型和型和 JK 型触发器。型触发器。这里介绍两种这里介绍两种 :74HC74 双双 D 触发器（有

26、预置、清零端触发器（有预置、清零端）74HC112双双JK触发器（有预置、清零端）触发器（有预置、清零端）50（1 1）74HC7474HC74双触发器双触发器( (有预置、清零端）有预置、清零端） 74HC74含含2个两个上升沿触发个两个上升沿触发 的的 D 触发器，每个触发器，每个触发器都有各自独立的脉冲输入以及异步置位、触发器都有各自独立的脉冲输入以及异步置位、异步清零端。异步清零端。5174HC74 74HC74 一个触发器的逻辑图一个触发器的逻辑图 52（2 2） 74HC11274HC112双双JK触发器触发器( (有预置、清零端）有预置、清零端） 74HC112含含2个下降沿触发

27、的个下降沿触发的 JK触发器，每个触触发器，每个触发器都有各自独立的脉冲输入以及异步置位、异发器都有各自独立的脉冲输入以及异步置位、异步清零端。步清零端。 返回例返回例3-3537 7触发器逻辑功能的转换触发器逻辑功能的转换 （1）用）用D触发器构造其他功能触发器触发器构造其他功能触发器 D触发器构造触发器构造RS触发器触发器 RS触发器的特性函数触发器的特性函数 D触发器的特性函数触发器的特性函数 547 7触发器逻辑功能的转换触发器逻辑功能的转换 D触发器构造触发器构造T触发器触发器 T触发器的特性函数触发器的特性函数 D触发器的特性函数触发器的特性函数 552) 2) 用用JK触发器构造

28、其他功能触发器触发器构造其他功能触发器 JK触发器构造触发器构造RS触发器触发器 S信号从信号从J端接入，端接入，R信号从信号从K端接入端接入 JK触发器构造触发器构造T 触发器触发器 JK触发器的特性函数触发器的特性函数 T 触发器的特性函数触发器的特性函数 nnnnQTQTQTQ1nnnQKQJQ1TKJ562) 2) 用用JK触发器构造其他功能触发器触发器构造其他功能触发器 JK触发器构造触发器构造D触发器触发器 JK触发器的特性函数触发器的特性函数 D触发器的特性函数触发器的特性函数 J=D， nnnQKQJQ1nnnDQQDDQ1DK 573.3 3.3 时序电路的分析时序电路的分析

29、3.3.1 时序电路的分析方法时序电路的分析方法3.3.2 时序电路的分析举例时序电路的分析举例583.3 3.3 时序电路的分析时序电路的分析3.3.1 3.3.1 时序电路的分析方法时序电路的分析方法 ：分析步骤：分析步骤（1）根据给定的电路，写函数表达式。包括：）根据给定的电路，写函数表达式。包括： 输出函数、各触发器的激励（驱动）函数。输出函数、各触发器的激励（驱动）函数。 （2）将各触发器的驱动函数代入到各自的特性函数将各触发器的驱动函数代入到各自的特性函数中，求触发器状态的次态函数。中，求触发器状态的次态函数。 （3）列出状态表列出状态表 。（4）设定初始值，画状态转换图及时序图设

30、定初始值，画状态转换图及时序图 。（5）结合输入信号的含义，进一步对电路功能进行结合输入信号的含义，进一步对电路功能进行说明，并进行能否自启动的分析。说明，并进行能否自启动的分析。 593.3.2 3.3.2 时序电路的分析举例时序电路的分析举例 【例例3-1】分析电路，画出状态图及时序图。分析电路，画出状态图及时序图。60（1 1）写函数表达式）写函数表达式 61（2 2）求触发器的次态函数）求触发器的次态函数 将触发器的激励函数代入其中，将触发器的激励函数代入其中， 得触发器的次态函数：得触发器的次态函数：62（3 3）列出状态表）列出状态表现现 态态次次 态态输出输出0000010100

31、11100101110111nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ121212222120101011111120202000010nQ2nQ1nQ012nQ11nQ10nQYnnnQQQY0120010111011110000101001101111011163（4 4）画状态图及时序图：假设初始状态为）画状态图及时序图：假设初始状态为00000064（5 5）电路分析说明）电路分析说明 电路的功能：电路的功能： 该电路每该电路每 6 个个 Clk（时钟脉冲）为（时钟脉冲）为 1 周期，三周期，三个触发器个触发器 FF0、

32、FF1、FF2 每间隔每间隔 1 个个 Clk 依次依次进行状态改变，该电路的输出进行状态改变，该电路的输出 Y 仅在仅在 Q2Q1Q0 的状态为的状态为 100 时，输出时，输出 0 ，其余情况输出，其余情况输出 1 。65关于是否是能自启动电路的说明关于是否是能自启动电路的说明 n有效状态：有效状态：时序电路中凡是被利用了的状态时序电路中凡是被利用了的状态 如如 000、001、011、111、110、100n有效循环：有效循环：由有效状态构成的循环由有效状态构成的循环n无效状态：无效状态：时序电路中没被利用的状态时序电路中没被利用的状态 如如 010 及及 101n无效循环：无效循环：由

33、无效状态所构成的循环由无效状态所构成的循环66关于是否是能自启动电路的说明关于是否是能自启动电路的说明在时序电路中，如果存在无效循环，则这种电路是在时序电路中，如果存在无效循环，则这种电路是有缺陷的。原因在于当电路运行过程中由于干扰而有缺陷的。原因在于当电路运行过程中由于干扰而脱离有效循环时，不能自动返回到有效循环中。脱离有效循环时，不能自动返回到有效循环中。不能自启动时序电路：不能自启动时序电路：存在无效状态且无效状存在无效状态且无效状态构成循环。态构成循环。 能自启动的时序电路：能自启动的时序电路：虽然存在无效状态，但虽然存在无效状态，但无效状态经过若干个无效状态经过若干个 Clk 脉冲后

34、会自动进入有效循脉冲后会自动进入有效循环。环。 673.3.2 3.3.2 时序电路的分析举例时序电路的分析举例【例例3-2】 分析电路分析电路画出状态图画出状态图时序图时序图说明电路功能说明电路功能 68电路有电路有4个输出个输出Y0、Y1、Y2、Y3，输出函数分别是：输出函数分别是： （1 1）写函数表达式）写函数表达式 69（2 2）求触发器的次态函数）求触发器的次态函数 将触发器的激励函数代入其中，将触发器的激励函数代入其中， 得触发器的次态函数：得触发器的次态函数：70（3 3）列出状态表）列出状态表nnnnnnnQQQQQQQ10101101071（4 4）画状态图及时序图）画状态

35、图及时序图 ：假设初始状态为：假设初始状态为0000 72（5 5）功能说明）功能说明 是能循环输出是能循环输出 4 个脉冲的顺序脉冲发生器。个脉冲的顺序脉冲发生器。电路中的两个电路中的两个 JK 触发器构成了一个四进制的触发器构成了一个四进制的计数器计数器( 参见参见3.4)。电路中的电路中的 4 个与门构成了一个个与门构成了一个 2-4 译码器。译码器。 可见：将计数器及译码器组合起来，可以方便可见：将计数器及译码器组合起来，可以方便地得到顺序脉冲发生器。地得到顺序脉冲发生器。733.4 3.4 常用的时序逻辑电路常用的时序逻辑电路 3.4.1 寄存器寄存器1基本寄存器基本寄存器2移位寄存

36、器移位寄存器3带并行输入的移位寄存器带并行输入的移位寄存器4寄存器集成电路寄存器集成电路3.4.2 计数器计数器1二进制同步计数器二进制同步计数器2十进制同步计数器十进制同步计数器3计数器集成电路计数器集成电路4N进制计数器的设计进制计数器的设计743.4 3.4 常用的时序逻辑电路常用的时序逻辑电路 3.4.1 3.4.1 寄存器寄存器寄存寄存：把二进制数据或代码暂时存储起来：把二进制数据或代码暂时存储起来寄存器寄存器：具有寄存功能的电路：具有寄存功能的电路 n由具有存储功能的锁存器或触发器构成由具有存储功能的锁存器或触发器构成n主要任务是暂时存储二进制数据或代码主要任务是暂时存储二进制数据

37、或代码n一般不对存储内容进行处理一般不对存储内容进行处理n逻辑功能比较单一，电路结构比较简单逻辑功能比较单一，电路结构比较简单75寄存器的分类（按功能）寄存器的分类（按功能） 基本寄存器基本寄存器：主要实现数据的并行输入、并行输出：主要实现数据的并行输入、并行输出 移位寄存器移位寄存器：在移位脉冲的操作下，依次右移或左：在移位脉冲的操作下，依次右移或左移数据，主要实现数据的串行输入、串行输出移数据，主要实现数据的串行输入、串行输出 （也（也可设计成既可串行输入输出、又可并行输入输出）可设计成既可串行输入输出、又可并行输入输出）n并行输入并行输入：多位数据一起送入寄存器中存储：多位数据一起送入寄

38、存器中存储n并行输出并行输出：多位数据一起从寄存器中读出：多位数据一起从寄存器中读出n串行输入串行输入：通过一条数据线，将数据逐位输入至：通过一条数据线，将数据逐位输入至寄存器中寄存器中n串行输出串行输出：通过一条数据线，将寄存器中的数据：通过一条数据线，将寄存器中的数据逐位读出逐位读出76（1 1）4 4 位位 D D 触发器触发器1个触发器可以存储个触发器可以存储 ？位二进制数据位二进制数据 1 位位若要寄存若要寄存 n 位二进制数据，需要位二进制数据，需要 ？个触发器个触发器 n 个个由由 4 位位 D 触发器构成触发器构成 ？位寄存器位寄存器 4 位位77原理图原理图含异步清零输入端含

39、异步清零输入端功能：功能：n同步置数（同步置数（Clk脉冲上升沿）脉冲上升沿）n异步清零（端低电平有效）异步清零（端低电平有效）78（2 2）三态输出寄存器）三态输出寄存器 下图能寄存下图能寄存 ？位？位 二进制数据二进制数据 为输出使能控制端：为输出使能控制端：n = 0：电路输出触发器状态：电路输出触发器状态n = 1：信号不能输出，输出端呈高阻态（：信号不能输出，输出端呈高阻态（Z）792 2移位寄存器移位寄存器 功能：功能：n存储代码存储代码n移位：寄存器中存储的代码能在移位脉冲的作用移位：寄存器中存储的代码能在移位脉冲的作用下依次左移或右移。下依次左移或右移。适用于：适用于：n实现数

40、据串行实现数据串行并行转换并行转换n数值运算及数据处理数值运算及数据处理按数据移动方向分类：按数据移动方向分类：右移、左移、双向移位寄存器右移、左移、双向移位寄存器80（1 1）右移寄存器）右移寄存器当每一个当每一个Clk脉冲上升沿到来：脉冲上升沿到来：Sin进入触发器进入触发器FF0原来原来Q0、Q1、Q2的值分别进入触发器的值分别进入触发器FF1、FF2、FF3相当于移位寄存器中原有的数据依次右移了一位相当于移位寄存器中原有的数据依次右移了一位 81（2 2）左移寄存器）左移寄存器当每一个当每一个Clk脉冲上升沿到来：脉冲上升沿到来：Di 进入触发器进入触发器FF3原来原来Q1、Q2、Q3

41、的值分别进入触发器的值分别进入触发器FF0、FF1、FF2相当于移位寄存器中原有的数据依次左移了一位相当于移位寄存器中原有的数据依次左移了一位 823. 3. 带并行输入的移位寄存器带并行输入的移位寄存器 带并行加载的带并行加载的4位移位寄存器原理图位移位寄存器原理图 ：2选选1的数据选择器的数据选择器 83 =0：实现移位寄存器功能：实现移位寄存器功能 =1：实现并行加载数据的功能：实现并行加载数据的功能 该寄存器可实现：该寄存器可实现： 并行输入、并行输出、串行输入、串行输出并行输入、并行输出、串行输入、串行输出/LoadShift/LoadShift844. 4. 寄存器集成电路寄存器集

42、成电路74系列的集成寄存器有两大类：系列的集成寄存器有两大类：(1) 基本寄存器。常用的型号：基本寄存器。常用的型号： 74173具有三态输出的具有三态输出的4位位D寄存器；寄存器；741746位位D触发触发器；器；741754位位D触发器。触发器。(2) 移位寄存器。常用的型号：移位寄存器。常用的型号： 741648位移位寄存器位移位寄存器(串行输入，并行输出串行输入，并行输出)；741658位移位寄存器位移位寄存器(并行输入，互补串行输出并行输入，互补串行输出)；741668位移位移位寄存器位寄存器(串、并行输入，串行输出串、并行输入，串行输出)；741954位移位寄位移位寄存器存器(并行

43、存取，并行存取，J、K输入输入)；741998位移位寄存器位移位寄存器(并并行存取，行存取，J、K输入输入)；741944位双向移位寄存器位双向移位寄存器 (并行并行存取存取)；74954位双向移位寄存器位双向移位寄存器(并行存取并行存取)；741984位双向移位寄存器位双向移位寄存器(并行存取并行存取)。85双向移位寄存器双向移位寄存器74HC19474HC194的引脚图的引脚图CP：时钟脉冲输入端：时钟脉冲输入端 ：异步清零端：异步清零端S1、S0：工作状态控制端：工作状态控制端DSR：右移串行信号输入端：右移串行信号输入端DSL：左移串行信号输入端：左移串行信号输入端D0D3：并行信号输

44、入端：并行信号输入端Q0Q3：寄存器输出端：寄存器输出端 MR86双向移位寄存器双向移位寄存器74HC19474HC194功能表功能表 873.4.2 3.4.2 计数器计数器计数器主要用于对时钟脉冲计数计数器主要用于对时钟脉冲计数通常情况计数器没有另外的输入信号，输入仅仅由现态决定，通常情况计数器没有另外的输入信号，输入仅仅由现态决定，因此是一种因此是一种Moore型的时序电路。型的时序电路。计数器的分类计数器的分类n按触发器是否同时翻转按触发器是否同时翻转 同步计数器同步计数器 异步计数器异步计数器n按计数过程中计数值的数字增减按计数过程中计数值的数字增减 加法计数器加法计数器 减法计数器

45、减法计数器 可逆计数器可逆计数器n按数的进制按数的进制 二进制计数器二进制计数器 十进制计数器十进制计数器 N进制计数器进制计数器881 1二进制同步计数器二进制同步计数器二进制计数器二进制计数器：按二进制数的规律进行计数的计数器：按二进制数的规律进行计数的计数器计数器主要由触发器构成，触发器的个数决定了计数计数器主要由触发器构成，触发器的个数决定了计数位数，从而决定了计数器的计数容量：位数，从而决定了计数器的计数容量：n2个触发器构成的计数器个触发器构成的计数器 计数值为计数值为 00、01、10、11，计数容量为，计数容量为 4n3个触发器构成的计数器个触发器构成的计数器 计数值为计数值为

46、 000、001、111，计数容量为，计数容量为 8nn 个触发器构成的计数器，计数容量为个触发器构成的计数器，计数容量为 2n89例如：例如：3 位二进制计数器位二进制计数器 每来一个计数脉冲，计数值变化一次：每来一个计数脉冲，计数值变化一次：若为加法计数器，计数规律是若为加法计数器，计数规律是 000、001、010、011、100、101、110、111若为减法计数器，计数规律是若为减法计数器，计数规律是 111、110、101、100、011、010、001、00090（1 1）二进制同步加法计数器）二进制同步加法计数器 3 位二进制同步加法计数器的状态图：位二进制同步加法计数器的状态

47、图：000001010011100101110111Q2Q1Q0/C/0/0/0/0/0/0/0/191由状态转换图由状态转换图列出状态转换表：列出状态转换表： 9293 分析是否能自启动分析是否能自启动 3 个触发器的个触发器的 8 个状态均为有效状态，个状态均为有效状态， 不存在无效状态不存在无效状态 无需验证是否能自启动无需验证是否能自启动 94 逻辑图：逻辑图： 时序图：时序图：使用使用JK型触发器构成型触发器构成 3 3 位二进制同步加法计数器位二进制同步加法计数器95 逻辑图：逻辑图： 时序图（时钟上升沿触发）时序图（时钟上升沿触发） ：使用使用D型触发器构成型触发器构成 3 3

48、位二进制同步加法计数器位二进制同步加法计数器96（2 2）二进制同步减法计数器）二进制同步减法计数器 3 位二进制同步减法计数器的状态图：位二进制同步减法计数器的状态图：111110101100011010001000Q2Q1Q0/B/0/0/0/0/0/0/0/197由状态转换图由状态转换图列出状态转换表：列出状态转换表： 9899 逻辑图：逻辑图： 时序图：时序图：使用使用JK型触发器构成型触发器构成 3 3 位二进制同步减法计数器位二进制同步减法计数器100（3 3） 可逆计数器可逆计数器定义：定义：既能采用加法计数方式工作，又能采用减法计数方式工作的计数器。3 位二进制同步可逆计数器逻

49、辑图：1012.2. 十进制同步计数器十进制同步计数器进行十进制计数器的设计前，首先要确定什么？进行十进制计数器的设计前，首先要确定什么？答：采用哪一种二进制编码方案对十进制数进行答：采用哪一种二进制编码方案对十进制数进行编码，也就是编码，也就是BCD码的选择。码的选择。 这里，我们以使用最多的这里，我们以使用最多的8421BCD码为例介绍码为例介绍十进制计数器的设计。十进制计数器的设计。102（1 1） 十进制同步加法计数器十进制同步加法计数器 画出状态图画出状态图 根据根据8421BCD码加法计数器的计数规律，可画出码加法计数器的计数规律，可画出状态转换图：状态转换图：103由状态转换列出

50、状态转换表由状态转换列出状态转换表 无效状态无效状态10101111表示为约束项，表示为约束项，其次态及进位输出用其次态及进位输出用“”表示。表示。104 写出输出进位函数及写出输出进位函数及 4 4个触发器的次态函数个触发器的次态函数 105 分析是否能自启动分析是否能自启动 106将结果填入到状态图中：将结果填入到状态图中： 无效状态没有构成无效循环，电路是能自启动时无效状态没有构成无效循环，电路是能自启动时序电路。序电路。 107 画逻辑图画逻辑图108（2 2）十进制同步减法计数器）十进制同步减法计数器 画出状态图画出状态图 根据根据8421BCD码减法计数器的计数规律，可画出码减法计

51、数器的计数规律，可画出状态转换图：状态转换图：109由状态转换列出状态转换表由状态转换列出状态转换表 无效状态无效状态10101111表示为约束项，表示为约束项，其次态及进位输出用其次态及进位输出用“”表示。表示。110 写出输出借位函数及写出输出借位函数及 4 4个触发器的次态函数个触发器的次态函数 111 将无效状态将无效状态10101111分别代入输出函数及状态分别代入输出函数及状态函数计算，得到以下结果：函数计算，得到以下结果： 分析是否能自启动分析是否能自启动 112将结果填入到状态图中：将结果填入到状态图中： 无效状态没有构成无效循环，电路是能自启动时序电路无效状态没有构成无效循环

52、，电路是能自启动时序电路113 画逻辑图画逻辑图114（3 3）十进制同步可逆计数器）十进制同步可逆计数器 参照前面二进制同步可逆计数器的设计原理，参照前面二进制同步可逆计数器的设计原理，可设计出十进制同步可逆计数器可设计出十进制同步可逆计数器 。1153 3计数器集成电路计数器集成电路 集成的集成的74系列计数器有：系列计数器有：n741614位二进制同步加法计数器，异步清零，同步置数；位二进制同步加法计数器，异步清零，同步置数；n741634位二进制同步加法计数器，同步清零，同步置数；位二进制同步加法计数器，同步清零，同步置数；n741914位二进制同步可逆计数器，异步置数；位二进制同步可

53、逆计数器，异步置数；n741934位二进制同步可逆计数器，异步清零，异步置数，位二进制同步可逆计数器，异步清零，异步置数，双时钟；双时钟；n74160十进制同步计数器，异步清零，同步置数；十进制同步计数器，异步清零，同步置数；n74162十进制同步计数器，同步清零，同步置数；十进制同步计数器，同步清零，同步置数；n74190十进制同步可逆计数器，异步置数；十进制同步可逆计数器，异步置数；n74192十进制同步可逆计数器，异步清零，异步置数，双时十进制同步可逆计数器，异步清零，异步置数，双时钟。钟。 116 4 4 位二进制同步加法计数器位二进制同步加法计数器 74HC161 74HC161 的

54、引脚图及功能表的引脚图及功能表返回例返回例3-41174 4位二进制同步加法计数器位二进制同步加法计数器 74HC16174HC161的逻辑图的逻辑图1184 4位二进制同步加法计数器位二进制同步加法计数器74HC16174HC161功能说明功能说明CP：时钟脉冲输入端：时钟脉冲输入端D3D0：并行数据输入端：并行数据输入端异步清零输入端异步清零输入端CET、CEP：两个使能控制端：两个使能控制端并行输入控制端并行输入控制端Q3Q0：计数值输出端：计数值输出端(1) =0：输出端：输出端Q3Q0立即全输出立即全输出0异步清零异步清零(2) =1、 =0期间：当下一个时钟上升沿到来时，并行输入期间：当下一个时钟上升沿到来时，并行输入D3D0数据数据同步置数同步置数。此数据作为计数初始值，从而可改变计数容量。此数据作为计数初始值，从而可改变计数容量。(3) =1、 =1期间：期间：nCET=CEP=1：在时钟上升沿到来时，计数器进行计数工作。：在时钟上升沿到来时，计数器进行计数工作。nCET=0 或或 CEP=0：均不进行