第五章数字集成电路(时序逻辑电路)

1、上海大学上海大学 自动化系自动化系林小玲林小玲v 触发器：触发器：能够存储一位二进制信息的基本单元电路。能够存储一位二进制信息的基本单元电路。 具有记忆功能的基本逻辑单元具有记忆功能的基本逻辑单元5.4 集成触发器v 双稳态触发器：双稳态触发器：两个稳定状态，一个为两个稳定状态，一个为“1”1”，一个为，一个为“0”0”，电路工作在两个稳定状态之一，电路工作在两个稳定状态之一v 触发器分类触发器分类u 按按触发方式触发方式分：电位触发方式、主从触发方式及分：电位触发方式、主从触发方式及边沿触发方式。边沿触发方式。u 按按逻辑功能逻辑功能分：分：RS RS 触发器、触发器、D D 触发器、触发器

2、、JK JK 触发触发器和器和T T 触发器。触发器。v 触发器特点触发器特点u 具有两个互补的输出端具有两个互补的输出端Q Q和和Q Q。u 在输入信号作用下，可从一种状态翻转到另一种状在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能保持状态不变（记忆）。态；在输入信号取消后，能保持状态不变（记忆）。 5.4.2 基本基本R-S触发器触发器&1&2QQRS两个输入端两个输入端两个输出端两个输出端低电平有效低电平有效正常时逻辑状态相反正常时逻辑状态相反100101&1&2QQRS输入输入R=0, S=1时时全全1 1则则0 0任任0 0则则1

3、 1不论原状态如何，输出均为：不论原状态如何，输出均为：，直接置直接置0 0端端直接复位端直接复位端010110&1&2QQRS输入输入R=1, S=0时时全全1 1则则0 0任任0 0则则1 1不论原状态如何，输出均为：不论原状态如何，输出均为：1，0直接置直接置1 1端端直接置位端直接置位端101101&1&2QQRS输入输入R=1, S=1时时 若原状态为：若原状态为：0，101触发器保持原态触发器保持原态101110&1&2QQRS输入输入R=1, S=1时时 若原状态为：若原状态为：1，001触发器保持原态触发器保持原态0011&

4、;1&2QQRS输入输入R=0, S=0时时如果信号撤销（变如果信号撤销（变1）后触发器状态由二与非门）后触发器状态由二与非门信号传输的快慢决定，仍为信号传输的快慢决定，仍为不定状态不定状态破坏了二输出状态破坏了二输出状态相反的要求相反的要求触发器状态触发器状态不定不定基本基本R-S触发器触发器的真值表的真值表不定不定保持保持基本基本R-S触发器触发器的逻辑符号的逻辑符号SRQQRS-输入信号作用以后的状态输入信号作用以后的状态-输入信号作用之前的状态输入信号作用之前的状态(1) 具有两个稳态具有两个稳态(Q=0,Q=1或或Q=1,Q=0), 称为称为 双稳态触发器双稳态触发器. .(

5、2) (2) 可触发使之翻转可触发使之翻转 ( (使使R RD D、S SD D之一为之一为0 0时可翻转时可翻转).).(3) (3) 具有记忆功能具有记忆功能(R(RD D、S SD D都为都为1 1时，保持原来状态时，保持原来状态).).R-SR-S触发器应用举例触发器应用举例: : 单脉冲发生器单脉冲发生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脉冲正脉冲负脉冲负脉冲开关K定时左右切换5.4.3 钟控双稳态触发器钟控双稳态触发器时钟脉冲时钟脉冲按逻辑功能分：按逻辑功能分：R-S触发器触发器D触发器触发器J-K触发器触发器下一页1. 1. 时钟控制同步触发的时钟控

6、制同步触发的R-SR-S触发器触发器触发器功能表触发器功能表&RDSDQQ&RSCPCP: 时钟脉冲时钟脉冲(Clock Pulse) R、S控制端控制端CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持 -任意任意时钟控制时钟控制同步同步R-SR-S触发器触发器( (续续) )时钟控制时钟控制 只有只有CP=1CP=1时时, ,输出端状态才能改变；输出端状态才能改变； CP=0CP=0时，输入端被关闭，时，输入端被关闭，输出保持原来状态。输出保持原来状态。在在CP=

7、1CP=1时时, ,控制端控制端R R、S S的电平的电平(1(1或或0)0)发生发生变化变化时时, ,输出端状态输出端状态才改变才改变-电平触发电平触发CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持CP=1时，有状态方程1 nnQSR Q约束条件：R S=01. 1. 时钟控制电平触发的时钟控制电平触发的D D触发器触发器CP R S Q n+1 说明说明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持

8、保持DSD&SCPR&QQ其他两种情况不会出现其他两种情况不会出现&RDSDQQ&RSCP 时钟控制电平触发的时钟控制电平触发的D D触发器触发器 功能表功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nCP=1时时, Q n+1=DCP=0时时, Q n+1= Q n(保持原状保持原状)D D触发器具有触发器具有数据记忆功能数据记忆功能 时钟控制电平触发的时钟控制电平触发的D D触发器触发器符号符号RDSDDCPQQSDRD2. 维持阻塞型维持阻塞型D 触发器触发器(1) 电路结构电路结构 时钟控制的时钟控制的D D触发器的缺点：触发器的缺点：

9、在时钟在时钟=1=1期间，期间，D D端数据的变化会使得触发器的端数据的变化会使得触发器的状态多次翻转状态多次翻转-空翻现象，电路输出状态出错，是空翻现象，电路输出状态出错，是不允许的。不允许的。&1&2QQ&3&4SRCP&5&6DABSDRD置置0 0维持线维持线置置1 1维持线维持线置置0 0阻塞阻塞线线置置1 1阻塞线阻塞线&1&2QQ&3&4SRCP&5&6DABSDRD置置0 0维持线维持线置置1 1维持线维持线置置0 0阻塞阻塞线线置置1 1阻塞线阻塞线(2) 逻辑功能逻辑功能D=0时

10、时0被封锁被封锁10111100Qn+1=001101&1&2QQ&3&4SRCP&5&6DABSDRD置置0 0维持线维持线置置1 1维持线维持线置置0 0阻塞阻塞线线置置1 1阻塞线阻塞线D=1时时0被封锁被封锁11001101Qn+1=111CP = 1期期间间D 的变的变化不影响化不影响输出。输出。110110维持阻塞维持阻塞D 触发器的真值表触发器的真值表D Qn+10 01 1接收CP上升沿到来前一瞬间的D信号，在CP为高、低、下降沿时，Q的状态不再翻转。1nQD特性方程特性方程维持阻塞型维持阻塞型D D触发器触发器的引脚功能的引脚功

11、能符号符号RD 直接清直接清0 0端端( (复位端复位端) ) RD =0,SD=1时时,Q=0SD 直接置直接置1 1端端( (置位端置位端) ) RD=1,SD=0时时,Q=1 小圈小圈 表示低电平有效表示低电平有效D D数据数据输入端输入端CPCP时钟时钟脉冲脉冲Q、Q 输出端输出端，Q的小圈的小圈 表示是反相输出端表示是反相输出端 , 即即Q总是与总是与Q相反相反RDSDDCPQQ翻转时刻描述：翻转时刻描述：CP(3) 触发方式触发方式CP由由0 跳至跳至1时时,触发器接触发器接收输入信号，收输入信号，并输出相应并输出相应状态。状态。一个一个CP的有效的有效期内，不会出期内，不会出现多

12、次翻转的现多次翻转的现象。现象。 只有在只有在CP CP 脉冲的电平跳变时，接收输入信号脉冲的电平跳变时，接收输入信号并输出相应状态的触发方式称为并输出相应状态的触发方式称为边沿触发边沿触发。又分为又分为上升沿触发上升沿触发和和下降沿触发下降沿触发两种。两种。逻辑符号逻辑符号RDSDQQDCD CPSDQQDCD CP RD维持阻塞型维持阻塞型D D触发器触发器的引脚功能的引脚功能功能表功能表CP Q n+1 D触发方式触发方式: : 边沿触发边沿触发( (时钟时钟上升沿触发上升沿触发) )功能表说明：功能表说明： 在在CPCP上升沿时，上升沿时，Q Q等于等于D D；在在CPCP高电平、低电

13、平和下降沿高电平、低电平和下降沿时，时，Q Q保持不变保持不变RDSDDCPQQ时钟下降沿触发的时钟下降沿触发的维持阻塞型维持阻塞型D D触发器触发器RDSDDCPQQ功能表功能表CP Q n+1 D功能表说明：功能表说明： 在在CPCP下降沿时下降沿时，Q Q等于等于D D；在在CPCP高电平、低电平和上升沿高电平、低电平和上升沿时，时，Q Q保持不变保持不变带圈表示下降沿触发例例：已知上升沿触发：已知上升沿触发D触发器触发器D端的输入信号波形，且端的输入信号波形，且触发器原为触发器原为0态，画出触发器的态，画出触发器的Q端波形端波形 。1234QCPDD的变化对的变化对Q无影响无影响课堂练

14、习课堂练习题目题目: :时钟时钟CPCP及输入信号及输入信号D D 的波形如图所示的波形如图所示, ,试画试画 出各触发器输出端出各触发器输出端Q Q的波形的波形, ,设各输出端设各输出端Q Q的的 初始状态初始状态=0.=0.D DQ QD DCPCPQ1Q1Q2Q2D DQ QD DCPCPDQDCPQ1课堂练习课堂练习( (续续) )CPDQ1课堂练习课堂练习( (续续) )Q2DQDCPCPDQ1应用举例应用举例例：例：四人抢答电路四人抢答电路。四人参加比赛，每人。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不

15、起作指示灯亮。并且，其它按钮按下时不起作用。用。电路的核心是电路的核心是74LS175四四D触发器。它触发器。它的内部包含了四个的内部包含了四个D触发器，各输入、输出触发器，各输入、输出以字头相区别，管脚图见下页。以字头相区别，管脚图见下页。CLRD CPQQCLRD CPQQCLRD CPQQCLRD CPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟时钟清零清零UCC公用清零公用清零公用时钟公用时钟74LS175管脚图管脚图+Ucc清零清零1D 2D 3D 4DCP1Q 2Q 3Q 4QUCCRDR 4&1时钟脉冲时钟脉冲赛前赛前先清零先清零00001与门打开与门打

16、开发光二极管不亮发光二极管不亮+Ucc清零清零1D 2D 3D 4DCP1Q 2Q 3Q 4QUCCRDR 4&1时钟脉冲时钟脉冲110关关闭闭按其它按钮按其它按钮不起作用不起作用5.4.5 J-K触发器触发器工作原理：工作原理：CP=0，G3和G4封锁，输出保持原来状态。CP=1时：J=0 K=0保持原来状态J=0 K=1输出 0J=1 K=0输出 1J=1 K=1输出与原态相反J K CP Q n+1 说明说明0 0 1 Q n 保持保持0 1 1 0 清清01 0 1 1 置置11 1 1 Q n 翻转翻转 0 Q n 保持保持JK触发器的功能真值表触发器的功能真值表5.4.6

17、主从型J-K触发器1、电路逻辑图、电路逻辑图&RDSDQQ&RSCP由两个同步的由两个同步的RS触发器组成触发器组成QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDQQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSD10主触发器打开主触发器打开从触发器关闭从触发器关闭1QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSD主触发器关闭主触发器关闭从触发器打开从触发器打开001QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSD2、逻辑功能、逻辑功能J=0，K=0时时00状态不变状态不变状态不变状态不变Qn+1=QnQQRSC从触

18、发器从触发器RSC主触发器主触发器JKCPRDSDJ=0，K=1时时011010保持保持Q=0保持保持Q=0Qn+1=0QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=0，K=1时时010101变为变为Q=0变为变为Q=0Qn+1=0QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=0，K=1时时Qn+1=001置置0 0端端QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=0时时10与与J=0,K=1时相反时相反Qn+1=1置置1 1端端QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=1时时11101

19、0变为变为Q=1变为变为Q=1Qn+1=1QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=1时时110101变为变为Q=0变为变为Q=0Qn+1=0QQRSC从触发器从触发器RSC主触发器主触发器JKCPRDSDJ=1，K=1时时11Qn+1= Qn计数功能计数功能来一个脉来一个脉冲触发器冲触发器翻转一次翻转一次翻转时刻描述：翻转时刻描述：CP3、触发方式、触发方式前沿处，主前沿处，主触发器接收触发器接收信号，从触信号，从触发器关闭。发器关闭。后沿处，从后沿处，从触发器接收触发器接收信号，输出信号，输出相应的信号相应的信号符号符号 在在CPCP上升沿时上升沿时, ,

20、接收接收J J、K K 信息信息,Q,Q不变化不变化 在在CPCP下降沿时下降沿时, ,根据接收根据接收到的到的J J、K K信息，信息，Q Q变化变化J K Qn+10 0 Qn0 1 01 0 11 1 QnCPQQRSJKCP主从型主从型J JK K触发器工作波形图举例触发器工作波形图举例J K Qn+10 0 Qn0 1 01 0 11 1 Qn0CPJKQ置置1清清0翻转翻转翻转翻转CP接收接收JKJK信号信号Q Q状态状态转变转变主从主从JK触发器状态转移真值表触发器状态转移真值表逻辑关系：逻辑关系：1 nnnQJ QK Q-特性方程特性方程例：已知后沿主从触发例：已知后沿主从触发

21、J-K触发器触发器CP、J、K波形，波形，且触发器原为且触发器原为0态，画出触发器的态，画出触发器的Q端波形端波形 。1234QCPJK一次翻转一次翻转一次翻转一次翻转JKQ1DCPQ触发器课堂练习触发器课堂练习题目题目: :时钟时钟CPCP及输入信号及输入信号D D 的波形如图所示的波形如图所示, ,试画试画触发器输出端触发器输出端Q Q的波形的波形, ,设各输出端设各输出端Q Q的初始状态的初始状态=0.=0.-驱动方程驱动方程JDKD触发器课堂练习触发器课堂练习( (续续) )CPD(J)KQ主从型主从型J-KJ-K触发器触发器74系列常用集成电系列常用集成电路介绍路介绍JKQ1DCPQ

22、含有双稳态触发器的逻含有双稳态触发器的逻辑电路叫辑电路叫时序逻辑电路时序逻辑电路简称为简称为时序电路时序电路有记忆功有记忆功能能时序电路时序电路与原来的状态有关与原来的状态有关寄存寄存器器计数计数器器 5.5 时序逻辑电路 时序电路的输出不仅与当前输入状态有关，还与电路的前一输出状态时序电路的输出不仅与当前输入状态有关，还与电路的前一输出状态有关。有关。u 时序电路结构特点时序电路结构特点：组合电路组合电路+ +触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关组合电路组合电路存储电路存储电路Z Z1 1Z Zn nW W1 1W Wh hY Y1 1Y Yk kX X1 1X Xn

23、 n时钟信号时钟信号未注明未注明输出方程：输出方程：Z Z（t tn n）= = F F X X（t tn n），），Y Y（t tn n） 状态方程：状态方程：Y Y（t tn n+1+1）= = G G W W（t tn n），），Y Y（t tn n） 驱动方程驱动方程: :W W（t tn n）= = H H X X（t tn n），），Y Y（t tn n） u 时序电路的结构时序电路的结构存储电路存储电路输入信号输入信号存储电路存储电路输出信号输出信号时序电路时序电路输出信号输出信号时序电路时序电路输入信号输入信号现态现态，或，或原状态原状态次态次态或或新状态新状态式中：式中：t

24、tn n、t tn n+1+1表示相邻的两个离散时间表示相邻的两个离散时间u 时序逻辑电路的分类时序逻辑电路的分类（1）按存储电路中存储单元状态改变的特点分类）按存储电路中存储单元状态改变的特点分类 同步时序电路同步时序电路异步时序电路异步时序电路（2）按时序电路的逻辑功能分类）按时序电路的逻辑功能分类计数器计数器寄存器寄存器移位寄存器移位寄存器画状态转换图画状态转换图或或时序图时序图列写各触发器的列写各触发器的驱动方程驱动方程列写时序电路的列写时序电路的输出方程输出方程求触发器的求触发器的状态方程状态方程作作状态转换表状态转换表描述时序电路的逻辑功能描述时序电路的逻辑功能同同步步时时序序电电

25、路路的的分分析析步步骤骤画出时钟脉冲作用下画出时钟脉冲作用下的输入、输出波形图的输入、输出波形图描述输入与状态转换描述输入与状态转换关系的表格或图形关系的表格或图形根据特性方程根据特性方程组合电路的输出组合电路的输出输入端的表达式，输入端的表达式，如如R R、J J、K K、D D。u 时序电路分析步骤时序电路分析步骤 Q2nQ1nCP1Q1Q11K1JC1FF1Q2Q21K1JC1FF2Z&例例1 1：已知同步时序电路的逻辑图，试分析电路的逻辑功能。：已知同步时序电路的逻辑图，试分析电路的逻辑功能。解：解： 1. 1. 列写驱动方程和输出方程列写驱动方程和输出方程驱动方程：驱动方程：

26、J1 = K1 = 1J2 = K2 = Q1n输出方程输出方程: :Z = Q1nQ2n2. 2. 求状态方程求状态方程JKJK触发器的特征触发器的特征方程为：方程为：1 nnnQ JQKQnQ 1122222nnnQJ QK Q1221nnnn Q QQ Q111111nnnQ J QK Qu 分析举例分析举例将将J J、 K K分别代入，得到分别代入，得到两个触发器的状态方程两个触发器的状态方程3.3.作出电路的作出电路的状态转换表状态转换表及状态转换图及状态转换图填状态转换表方法：填状态转换表方法： 列出列出Q2n Q1n 所有组合所有组合由状态方程由状态方程求求Q Q2 2n n+1

27、+1 Q Q1 1n n+1+1由输出方程由输出方程求求Z Z次次 态态Q2n+1 Q1n+1现现 态态Q2n Q1n 输出输出Z0 00 11 01 1111nnQ Q121221nnnnnQ Q QQ QZ = Q1nQ2n0 11 01 10 00001将将Q Q2 2n n、Q Q1 1n n分别代入状态分别代入状态方程求方程求Q Q2 2n+1n+1、Q Q1 1n+1n+1将将Q2n、Q1n分别代分别代入输出方程求入输出方程求Z/0次次 态态Q2n+1 Q1n+1现现 态态Q2n Q1n 输出输出Z0 00 11 01 10 11 01 10 00001由状态表转换表绘出状态转换图

28、由状态表转换表绘出状态转换图000111/0/1/Z/0Q2Q1转换方向转换方向电路状态电路状态输入输入/输出输出104. 4. 作时序图作时序图 为了更好地描述电路的工作过程，常给出时序图或为了更好地描述电路的工作过程，常给出时序图或称波形图，画出时钟脉冲和输入信号的作用下，状态和输出称波形图，画出时钟脉冲和输入信号的作用下，状态和输出信号变化的波形图。信号变化的波形图。 利用状态表或状态图，首先画出时钟脉冲，再画出状态利用状态表或状态图，首先画出时钟脉冲，再画出状态Q Q2 2Q Q1 1波形图，最后画输出波形。波形图，最后画输出波形。 依据电路图可知下降沿触发依据电路图可知下降沿触发/0

29、000111/0/1/0105.5.逻辑功能分析逻辑功能分析 通过状态转换图的分析，可以清楚地看出，每经过通过状态转换图的分析，可以清楚地看出，每经过4 4个时个时钟脉冲的作用，钟脉冲的作用，Q Q2 2Q Q1 1的状态从的状态从0000到到1111顺序递增，电路的状态循顺序递增，电路的状态循环一次，同时在输出端产生一个环一次，同时在输出端产生一个1 1信号输出。信号输出。 该电路是一个模该电路是一个模4 4计数器，时钟脉冲计数器，时钟脉冲CPCP为计数脉冲输入，为计数脉冲输入，输出端输出端Z Z是进位输出。也可将该计数器称为两位二进制计数器。是进位输出。也可将该计数器称为两位二进制计数器。

30、 输出仅取决于电路本身的状态。输出仅取决于电路本身的状态。/0000111/0/1/010Q2Q0JKC1FF0Q1Q1JKC1FF1=1XCP例例2分析电路的逻辑功能解：解：001JK110nJKXQ（1）写输入方程（2）求状态方程1111101 nnnnnQJ QKQXQQ100nnQQ（3）列状态表：XQ1nQ0nQ1n+1Q0n+1000010011001011011001001110100110011111000011011X=0 加法计数X=1 减法计数1JC11K1JC11K1JC11K1JC11K0FF1clk0Q1FF2clk1Q2FF2Q3clk3FF3Q 3Q0clkC异

31、步逻辑电路的形式及特点异步逻辑电路的形式及特点0013223121,1,JKJQJKJQ Q 1131 KK0CLKCLK 10CLKQ 21CLKQ 30CLKQ CP 寄存器寄存器是用来存放数码和指令等的部件。是用来存放数码和指令等的部件。具有清除数据、接收数据、存放数据和传输数据的具有清除数据、接收数据、存放数据和传输数据的功能能。功能能。数码寄存器数码寄存器移位寄存器移位寄存器第12章 时序逻辑电路下一页上一页上一节下一节返回 5.5.2 寄存器由触发器由触发器+逻辑门组成逻辑门组成 寄存器是用于存放各种数码和指令的时序电路。寄存器是用于存放各种数码和指令的时序电路。由由N个触发器组成

32、的寄存器，能存储个触发器组成的寄存器，能存储N位二进制代位二进制代码。码。1011清零清零寄存寄存取出取出00001011010010115.5.2.1数码寄存器（寄存器）-能暂时存放数据CLRD CPQQCLRD CPQQCLRD CPQQCLRD CPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟时钟清零清零UCC74LS175管脚图管脚图并入并出四位数码寄存器并入并出四位数码寄存器74LS175+Ucc清零清零1D 2D 3D 4DCP1Q 2Q 3Q 4QUCCRDR 4&1时钟脉冲时钟脉冲抢答电路抢答电路（2）集成数码锁存器74LS373 (a) 外引脚图(b

33、) 逻辑符号8D锁存器锁存器按移位方向的不同可分为：按移位方向的不同可分为： 右移位寄存器右移位寄存器 左移位寄存器左移位寄存器双向移位寄存器双向移位寄存器将寄存的数码向高位（或低位）移位的寄存器将寄存的数码向高位（或低位）移位的寄存器5.5.2.2 移位寄存器数码数码存入端存入端数码数码取出端取出端1、四位右移寄存器、四位右移寄存器移位移位CPQ4D4DCRDRDDCDCDCRDRDQ3Q2Q1D3D2D1清零清零移位移位清零清零DCDCDCDCRDRDRDRDQ4Q3Q2Q1D4D3D2D1CPQ4 Q3 Q2 Q1D4 D3 D2 D1CP清零清零0 0 0 0 0待存数码为待存数码为1

34、10111011 0 0 0 11 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 2345678存数存数按按CPCP节拍从低位节拍从低位到高位依次串行到高位依次串行送到送到D4D4端端取数取数令令D4=0D4=0，输入，输入4 4个个移位移位CPCP脉冲。脉冲。 11011101将从低位到将从低位到高位由高位由Q1Q1端输出端输出CPCP23456781D D4 4Q Q4 4Q Q3 3Q Q2 2Q Q

35、1 1串串 行行 输输 入入串串 行行 输输 出出2、四位左移寄存器、四位左移寄存器3、双向移位寄存器、双向移位寄存器在单向移位寄存器的基础上，增加由门电路组成的控制电路实现 。74LS194为四位双向移位寄存器。与74LS194的逻辑功能和外引脚排列都兼容的芯片有CC40194、CC4022和74198等。 4、集成移位寄存器、集成移位寄存器 双向移位寄存器74LS194（a）外引脚图 （b）逻辑符号5.5.2.3 5.5.2.3 寄存器应用举例寄存器应用举例 集成电路双向移位寄存器集成电路双向移位寄存器(74LS194)(74LS194)应用应用并行输入数据并行输入数据右移串入右移串入数据

36、数据控制端控制端输出输出清清0 0端端时钟时钟左移串入左移串入数据数据Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRM1M0CP74LS194Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRM1M0CP74LS194双向移位寄存器双向移位寄存器74LS19474LS194的功能的功能CR CP M1 M0 Q0 Q1 Q2 Q3 0 0 0 0 0 1 0 0 保持保持 1 0 1 DSR 右移一位右移一位 1 1 0 左移一位左移一位 DSL 1 1 1 D0 D1 D2 D3 (并行输入并行输入) 用双向移位寄存器用双向移位寄存器74LS19474

37、LS194组成组成节日彩灯节日彩灯控制电路控制电路Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRM1M0CP74LS194+5V+5VM1=0,M0=1右移控制右移控制Q0 Q1 Q2 Q3 DSR D0 D1 D2 D3 DSL CRM1M0CP74LS194+5VCP1 1秒秒Q=0时时LED亮亮清清0 0按键按键1k 二极管二极管发光发光LED1计数器计数器是用来累计脉冲数目的，是用来累计脉冲数目的，还可以用作分频、定时和数学运算。还可以用作分频、定时和数学运算。加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计

38、数器任意进制计数器任意进制计数器同步计数器同步计数器异步计数器异步计数器5.5.3 计数器 二进制数是用二进制数是用0 0和和1 1两个数字表示两个数字表示, , 加加1 1计计数数, ,逢逢2 2进进1 1，由于双稳态触发器有，由于双稳态触发器有“0”0”和和“1”1”两个状态，所以，一个触发器可以表示一位二两个状态，所以，一个触发器可以表示一位二进制，如果要表示进制，如果要表示n n位二进制就得用位二进制就得用n n个触发器个触发器 5.5.3.2 5.5.3.2 二进制计数器二进制计数器用触发器组成计数器用触发器组成计数器QQRSJKJ K Qn+10 0 Qn0 1 01 0 11 1

39、 Q nCPCP上升沿触发上升沿触发例例: : 用维用维阻型阻型J-KJ-K触发器组成触发器组成异步异步二进制加法计数器二进制加法计数器由由JK=11JK=11控制触发器控制触发器翻转计数翻转计数1. 二进制异步加法计数器用用4 4个维个维阻型阻型J-KJ-K触发器组成触发器组成 4 4位位异步异步二进制加法计数器二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR 清清0 0脉冲脉冲Q0Q1Q2Q3CP计数脉冲计数脉冲4 4位位异步异步二进制加法二进制加法计数器时序图计数器时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPQ0Q1Q2Q300

40、0010001000100011110000异步异步: : 各触发器不同时翻转各触发器不同时翻转, , 从低位到高位依次翻转从低位到高位依次翻转 CPCP的上升沿的上升沿Q Q0 0翻转翻转Q Q0 0的上升沿的上升沿Q Q1 1翻转翻转Q Q1 1的上升沿的上升沿Q Q2 2翻转翻转Q Q2 2的上升沿的上升沿Q Q3 3翻转翻转QQRSJKQQRSJKQQRSJKQQRSJKR Q0Q1Q2Q3CP4 4位异步二进制加法计数器状态转换表位异步二进制加法计数器状态转换表CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0

41、 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0每每16 个个CP 循环一周循环一周动画如将电路改为：如将电路改为：即将前一级的即将前一级的Q端和后一级的端和后一级的CP端相连，则输出波形为端相连，则输出波形为 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CLK0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

42、0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 00 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 00 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0Q0Q1Q2Q3二进制减法计数器波形图二进制减法计数器波形图2. 二进制异步减法计数器CPQ3 Q2 Q1 Q00 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 013 1 1 0 114 1 1 1 015 1

43、1 1 116 0 0 0 0加法计数器加法计数器Q3 Q2 Q1 Q0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1减法计数器减法计数器CPCP23456781109111213141516Q Q0 0Q Q1 1Q Q2 2Q Q3 3二二 分分 频频四四 分分 频频2n 分分 频频异步计数器异步计数器3. 3. 同步二进制加法计数器同步二进制加法计数器同步同步: :

44、 每个触发器都用同一个每个触发器都用同一个CPCP触发，要翻转时触发，要翻转时 同时翻转同时翻转J K Qn+10 0 Qn0 1 01 0 11 1 Q nJ-K触发器真值表触发器真值表Q QQ QR RS SJ JK KQ QQ QR RS SJ JK KQ QQ QR RS SJ JK KQ QQ QR RS SJ JK K同步二进制加法计数器设计同步二进制加法计数器设计用维用维阻型阻型J-KJ-K触发器触发器(1) Q(1) Q0 0的翻转：的翻转： 每来一个每来一个CPCP，Q Q0 0翻转翻转 一次一次R R 清清0 0脉冲脉冲CPCP(2) Q(2) Q1 1的翻转的翻转: :

45、Q Q0 0=1=1时时, ,再来一个再来一个CP ,CP , Q Q1 1翻转一次翻转一次(3) Q(3) Q2 2的翻转的翻转: : Q Q1 1Q Q0 0=11=11时时, ,再来一个再来一个 CP,QCP,Q2 2翻转一次翻转一次& &Q Q1 1Q Q0 0Q Q0 0Q Q1 1Q Q2 2Q Q3 3JK=11JK=11J,K=QJ,K=Q0 0J,K=(QJ,K=(Q1 1Q Q0 0) )(4) Q(4) Q3 3的翻转的翻转: :Q Q2 2Q Q1 1Q Q0 0=111=111时时, ,再来一个再来一个CP,QCP,Q3 3翻转一次翻转一次J,K=(Q

46、J,K=(Q2 2Q Q1 1Q Q0 0) )& &Q Q2 2Q Q1 1Q Q0 0同步二进制加法计数器同步二进制加法计数器Q QQ QR RS SJ JK KQ QQ QR RS SJ JK KQ QQ QR RS SJ JK KQ QQ QR RS SJ JK KR R 清清0 0脉冲脉冲CPCP& &Q Q1 1Q Q0 0Q Q0 0Q Q1 1Q Q2 2Q Q3 3& &Q Q2 2Q Q1 1Q Q0 0波形图波形图写出驱动方程写出驱动方程写出状态方程写出状态方程列出状态转换真值表：列出状态转换真值表：CP Qn3 Qn2 Q

47、n1 Qn0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1Q3 Q2 Q1 Q00 0 0 10 0 1 00 0 1 10 1 0 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 14 4位同步二进制加法计数器位同步二进制加法计数器时序图时序图1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 161 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16CPCPQ Q0 0Q Q

48、1 1Q Q2 2Q Q3 30 00 00 00 01 10 00 00 01 10 00 00 01 10 00 00 01 11 11 11 10 00 00 00 0同步计数器各触发器在同一时刻翻转同步计数器各触发器在同一时刻翻转而异步计数器各触发器而异步计数器各触发器翻转时刻不同翻转时刻不同, ,低位的领先低位的领先, ,高位的迟后高位的迟后, ,延迟时间为延迟时间为纳秒纳秒(ns)(ns)级级练习及习题十进制数用十进制数用0909十个数字表示十个数字表示, ,而而数字电路中使用二进制数字电路中使用二进制, ,所以须用所以须用二进制数给十进制数编码二进制数给十进制数编码编码方法编码方

49、法: :用用4 4位二进制数表示位二进制数表示1 1位十进制数位十进制数, , 称为二称为二十进制编码十进制编码, , 又称又称BCDBCD码码 ( BCD( BCDBinary Coded Decimal )Binary Coded Decimal ) 二进制数用二进制数用84218421码码十进制数十进制数: : 用用0-9 0-9 共十个数字表示共十个数字表示所以所以, ,用十个用十个4 4位二进制数表示位二进制数表示0-90-9bzzl 5.3.3.3 十进制计数器十进制计数器1.1.异步十进制加法计数器设计异步十进制加法计数器设计( (用下降沿触发的维用下降沿触发的维阻型阻型J-KJ

50、-K触发器触发器) )J K Qn+10 0 Qn0 1 01 0 11 1 Q nQQRSJKCP在在CP CP 时时, ,根据根据JKJK状态状态Q Q变化变化 异步十进制加法计数器设计异步十进制加法计数器设计( (用下降沿触发的维用下降沿触发的维阻型阻型J-KJ-K触发器触发器) )CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1分析状态转换表分析状态转换表, ,找出找出JKJK控制规律控制规律: :(1) C

51、P (1) CP 时时,Q,Q0 0翻转翻转,JK=11,JK=11(2) Q(2) Q0 0 时时,Q,Q1 1翻转翻转(3) Q(3) Q1 1 时时, Q, Q2 2翻转翻转,JK=11 ,JK=11 10 1 0 1 0 0000(5)(5)当当Q Q3 3=1(Q=1(Q3 3=0)=0)且且Q Q0 0 时时, ,将将Q Q1 1清清0 0(4) Q0 时时, Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成0R QQRSJKQQRSJKQQRSJKQQRSJK(1) CP 时时,Q0翻转翻转,JK=11异步十进制加法计数器设计

52、异步十进制加法计数器设计( (用下降沿触发的维用下降沿触发的维阻型阻型J-KJ-K触发器触发器) )CPQ0Q1Q2Q3(2) Q0 时时,Q1翻转翻转(3) Q1 时时, Q2翻转翻转,JK=11 &(4) Q0 时时, Q3翻转翻转,且且 Q2Q1=11时时,Q3由由0翻转成翻转成1 Q2Q1=00时时,Q3被清成被清成0(5)(5)当当Q Q3 3=1(Q=1(Q3 3=0)=0)且且Q Q0 0 时时, ,将将Q Q1 1清清0 0异步十进制加法计数器异步十进制加法计数器 ( (用下降沿触发的维用下降沿触发的维阻型阻型J-KJ-K触发器触发器) )时序图时序图1 2 3 4 5

53、 6 7 8 9 10 CPQ0Q1Q2Q3000010001000100010010000110000101010101011102. 2. 同步十进制计数器同步十进制计数器CPQ4 Q3 Q2 Q1十进制数十进制数0 0 0 0 001 0 0 0 112 0 0 1 023 0 0 1 134 0 1 0 045 0 1 0 156 0 1 1 067 0 1 1 178 1 0 0 089 1 0 0 1910 0 0 0 0进位进位CPCP23456781910Q Q1 1，Q4RDKJCRDKJCRDKJCRDKJCQ3Q2Q1高电平高电平CPRDQ4Q1， Q1Q Q2 2Q2Q

54、1， Q2Q1Q Q3 3 Q3 Q2Q1， Q1Q Q4 4同同 步步 十十 进进 制制 加加 法法 计计 数数 器器动画3. 3. 数字集成电路计数器数字集成电路计数器（1 1）常用数字集成电路计数器芯片举例）常用数字集成电路计数器芯片举例: :74LS160 4位同步十进制加法计数器，直接清除位同步十进制加法计数器，直接清除74LS161 4位同步二进制加法计数器，直接清除位同步二进制加法计数器，直接清除74LS162 4位同步十进制加法计数器，同步清除位同步十进制加法计数器，同步清除74LS163 4位同步二进制加法计数器，同步清除位同步二进制加法计数器，同步清除74LS190 4位同

55、步十进制加位同步十进制加/减法计数器减法计数器74LS191 4位同步二进制加位同步二进制加/减法计数器减法计数器74LS192 4位同步十进制加位同步十进制加/减法计数器，带清除减法计数器，带清除74LS193 4位同步二进制加位同步二进制加/减法计数器，带清除减法计数器，带清除 集成计数器集成计数器74LS90 (74LS90 (国产国产T4290)T4290)的逻辑结构及功能的逻辑结构及功能74LS9074LS902 2分频和分频和5 5分频的十进制计数器分频的十进制计数器 5 2&CPACPBS9(1)S9(2)R0(2)R0(1)QDQAQCQB时钟时钟输出输出控制信号控制信

56、号( (下降沿触发下降沿触发) )一位二进制一位二进制计数器计数器三位五进制三位五进制计数器计数器74LS9074LS90的功能（计数功能）的功能（计数功能）2 2分频器分频器( (二进制计数器二进制计数器) ) ( (五进制计数器五进制计数器) ) 5 5分频器分频器CPA QA n+1 QA nCPB QD QC QB 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQBS9(2)S9(2) 5 2&CPACPBS9(1)R0(2)R0(1)QDQAQCQB74LS9074L