数字集成电路第4章

1、第四章TTL电路DTL电路原理 当输入A、B、C任意一个或一个以上为低电平（约0.3)，P1为1V，晶体管T处于截止，输出为Vout=VCC。 当输入全为高电平（4V），T导通并达到饱和，输出电压Vout为低电平（约0.3V)。 RA、D1、 D2、 D3、组成输入部分，完成与功能DTL电路原理 晶体管T和电阻RC构成输出部分，起着非逻辑的作用，并可放大电流、驱动负载。 D4、 D5、是抗干扰二极管和RB完成电平位移，以提高电路的抗干扰能力。简易TTL电路原理 DTL电路中，把D换成NPN管，如图所示；多发射极晶体管T1取代了原来的二极管输入族， T1集电极取代了电平位移电路 当输入A、B、C

2、任意一个或一个以上为低电平（约0.3)，P点被嵌位1V，发射极导通，晶体管T1处于正向工作状态，深饱和状态；Q点为低电位（0.4v)，不足导通,晶体管T2处于截止，输出为Vout=VCC。简易TTL电路原理 当输入全为高电平时，晶体管T1反向工作， P点被嵌位1.4V，晶体管T1集电极电流为发射极电流+基极电流；适当选择R1 、R2可以使T2饱和，输出低电平 不仅实现了与非，而且有好的瞬态特性， T2饱和，输出低电平时，输入A、B、C任意一个或一个以上变为低电平时，基极电流转向发射极，因而产生集电极电流IB1，这股瞬间的电流很快抽光T2基区存储的电荷，使T2截止，从而提高开关速度。简易TTL电

3、路原理 问题存在：A为1；B为零，A不仅提供反向电流；还向B提供横向电流。增加了驱动源的负担；为了提高负载能力，改进为四管TTL电路四管TTL电路原理 与前面相比,电路分为三部分,输入部分,输出部分,倒向部分,在输入和输出之间增加了晶体管Q2,它可输出互为反相的两个驱动信号,并提供更大的基极电流 以Q3、 R5一起代替了原来的负载电阻 当Q5由饱和转为截止时，由于Q2输出两个相位相反的信号，故Q3必然导通， Q3为射随状态，电路的输出阻抗很低，提高了高电平输出时的驱动能力四管TTL电路原理 当Q5由截止转为饱和时， Q3处于截止状态，此时处在深饱和的Q5，也提供很低的输出阻抗 Q3作用使Q5的

4、负载上拉，因此又称有源上拉电阻 输出部分中二极管D，保证输出低电平时， Q5饱和Q3截止；因为当所有输入端都为高电平时，晶体管Q2、 Q5都处于饱和状态，输出电压Vout=0.2v, Q2集电极电压VCE2+ VBE5=0.2+0.75=0.95V。四管TTL电路原理 如果没有二极管D，则Q3基-射极电压为0.95-0.2=0.75V, Q3仍然饱和，而输出低电平时，而我们需要此时Q3截止，有了二极管D之后， Q2、 Q5集电极之间的电压降必然在Q3发射极和二极管之间分配，无论是D还是Q3都不可能导通。四管TTL电路瞬态特性 先讨论Q2的基极电压VB2和输出电压的关系 当VB2=0, Q2、

5、Q5截止, Q3导通提供电流IQE3去驱动下一级的N个门,此时输出电压由下式表达:Vout=VCC-R2IB3-VBE3-VD 由于作为负载的下一级N个门的输入晶体管均为反相工作状态,负载电流的值不会太大四管TTL电路瞬态特性 对下一级负载而言,最坏是Q2、 Q5饱和的,则Q2基极电压VB2=VBE2+VBE5=0.75+0.75=1.5v Q2基极电流就是输入管的集电极电流,可以设输入管集电极结电压为0.7V, 则输入管基极上总电压1.5+0.7=2.2v , 基极上的电阻R1上的电压降为5.0-2.2=2.8V, 流过电阻R1上的电流2.8V/4K=0.7mA,由于输入晶体管处于反向工作状

6、态,其放大系数为0.02.输入到每个门电流约为14A,(最坏)四管TTL电路瞬态特性 假设为0.1mA,驱动十个门,也就是1mA,对这个电流IQE3,IB3是很小的,故R2上的电压可以省略. Vout=VCC-VBE3-VD=5-0.75-0.75=3.5 因此输出为高电平时,输出电压与扇出数关系不大,可以保证有3.5V 的输出. 当VQB2达到0.65V 以上时, Q2进入有源工作区,但由于Q2发射结上有压降, Q5还不能导通,如忽略Q2发射极和 集电极电流差异,AC=-R2/R3=-1.6, Q3为射随器,电压增益为1,故整个增益约为-1.6.四管TTL电路瞬态特性 Vout= -R2/R

7、3. VQB2.1, 随VQB2增大进一步增大 当VQB2=2*0.65以上时, Q5也开始导通,这时流过R3电流变大, 0.65V/1K=0.65mA,R2的压降为1.6*0.65V=1.04V,那么输出就变化为2.5V 5-1.6*0.65-1.5=2.5V 随VQB2继续增大, Q2、 Q5均饱和, Q3的基极电压很快下降, Q3很快截止,输出电压约为0.1-0.2.四管TTL电路瞬态特性 讨论输出电压与输入电压之间的关系 当Vi为相当于逻辑高电平时, Vi1.5V,BE结反偏,BC结正偏,输入管反向工作状态,Q2基极电流主要由Q1集电极电流提供,由Q1基极供给Q2基极,反向电流增益很小

8、,输入源提供电流很小,这时Q2、 Q5饱和,VBQ2=1.5V,而Vout=0.15V;只要Vi为足够大,这种状态一直保持.四管TTL电路瞬态特性 当Vi=1.5V时,VCE=0V, Q1发射极电流为零, Q2基极电流主要由Q1基极提供, Q2、 Q5几乎不受影响,输出电压值不变 当Vi0， Q4 不可能进入饱和区，所以Q4 导通时，基区存储电荷大量减少 Q4 基极有R4泄放电阻，可以倒向时泄放存储电荷。 五管TTL电路传输延迟时间下降,因而提高了电路的速度 达林顿管、射随器的电流增益大，输出电阻小，有利于对负载的充电，从而提高电路的速度，也增大了电路高电平的输出时的负载能力五管TTL电路 各

9、电阻值比四管的TTL电路的电阻小，工作电流大，Tpd 下降，此电路功耗太大，约为22mW。六管TTL电路 缺点：四管、五管，输出管Q5基极回路，由电阻R3构成。 当输入电压大于0.65V时,输出管Q2开始导通,VC2下降,输出管Q5尚未导通,对应为BC段 抗干扰能力下降 电导通瞬间,改善了电压传输特性,电阻R3的存在,分走了部分Q5管的基极驱动电流.使下降时间延长.六管TTL电路 解决问题:用RB、 RC、 Q6、泄放网络代替R3。 RB的存在，使Q6比 Q5、晚导通， Q2发射极电流全部灌入Q5管的基极，使Q2、 Q5、几乎同时导通，改善了电压传输特性。提高了抗饱和能力。 当Q5管导通饱和后

10、， Q6管也逐渐导通进入饱和，对Q5进行分流，使Q5管进入浅饱和状态，超量存储电荷少，因而Q5退出饱和的速度得到加快。六管TTL电路 在截止的瞬态，由于Q6基极没有泄放回路，完全靠复合消除存储电荷，所以Q6 比Q5晚截止， Q5管有一个很好的泄放回路，很快脱离饱和，提高了电路的工作速度 原因是VBE5VBE6 当Q2发射极没有电流通过时， Q5的基极向Q6的基极送电荷，何况还有IB6 =IC6六管TTL电路 IB5=（1+）IB6，所以Q5很快截止 优点：改善电压的传输特性，近似矩形 提高电路的抗干扰能力 提高速度 对温度的变化，和工艺上的的离散性都有一定的自调整作用 自调整使Q5管饱和深度比

11、较稳定 改善电路的瞬态特性，负载能力温度特性六管TTL电路 减少了工艺离散性对电路特性的影响 Q1-6均进入饱和区 所有管换成SCTSTTL电路 用SBD嵌位晶体管代替除Q4以外所有可能进入饱和或反向工作的晶体管,从而减少了这些管子的超额存储电荷,使电路速度大大提高 STTL: tpd=3ns pD=19mW 优值为60PJ TTL: tpd=10ns pD=10mW 优值为100PJ 原因:存在电阻较小,尤其R4存在,功耗较大 如采用高阻值-LSTLL: tpd=9.5ns pD=2mW LSTTL电路 结构变化: 用SBD(D1、D2）代替多发射极晶体管Q1作为输入管 将Q4的基极泄放电阻

12、R4由接地改为接输出端，并加了SBD管D5、D6LSTTL电路特点 采用了高阻值的电阻，功耗pD下降为标准TTL门的1/5 用D1、D2、R1组成的SBD为输入管的DTL电路，LSTTL电路是正用的，SCT代替了可能进入饱和状态的晶体管，所以管子基区超额电荷减少，没有必要用反抽能力很强的多发射极晶体管来加快Q2管脱离饱和用DTL有下列优点。LSTTL电路特点 高电平输入时电流IIH变小 SBD为多子器件 SBD击串电压高VSBD=10-15V，所以可将不用的输入端直接与VCC相接，不用通过电阻接VCC，方便用户。(p40) 将Q4的基极泄放电阻R4由接地改为接输出端，通过电阻R4电流IR4变小

13、，所以电路功耗下降，而且当高电平输出时， IR4可作为IIH一部分，提高了高电时的负载能力。LSTTL电路特点 增加加了SBD管D5、D6，电路速度提高，D5是在电路导通瞬间反向抽取Q4的基极的存储电荷，使V0加速下降 D6的作用是降低高电平向低电平转换时的传输时间tpHL ,当VC2下降比VOH快时，当VC2-VOH0.4V ， D6导通，通过D5、D6，的电流，又通过Q2的放大去驱动Q5管的导通，提高了电路的速度LSTTL电路特点 采用离子注入，薄层外延等新技术，对通隔离，深N+集电极接触工艺，减小了器件的尺寸和寄生效应，提高了电路的速度和集成密度。 缺点：阈值电压低，因此低电平噪声容限低

14、。LSTTL门电路的逻辑扩展 OC门（OPEN，COLLECTOR GATE） 在实际应用中，往往需要各种功能的门电路，增加了输入端，和实现了逻辑功能的扩展 生产其它逻辑的功能的TTL电路，或非门、与或非门、与门、或门、异或非门、异或门等 可按输出结构的不同分为：基本门；集电极开路门（OC）、三态门（3S）等OC门 OC门结构是把标准系列与非门的高电平输出的驱动级去掉，直接由输出管Q5的集电极输出，OC门的输出端用导线连在一起，接在一个公共上拉电阻上，实现线与。 当任一门或全部门输出管的Q5饱和时，输出电压被下拉到低电平，得到高电平的唯一方法是所有门的输出管Q5均截止， 所以线与是指OC门输出

15、端的相与，而不是全部OC门各输入端的相与管OC门 多个OC门挂在同一个总线上进行数据传输，当某个OC门的控制电平A或B为低电平时，该OC门的输出管Q5处于截止状态，不传输数据，仅当控制电平为高电平时，才将本级输入信息发送至总线。 当OC门由低电平转换为高电平时，没有一般的与非门的Q3、Q4有源上拉作用，驱动管的容性负载只能通过数值较大的上拉电阻，速度慢，负载能力差。三态逻辑门（TSL） THIRD STATE LOGIC GATE 高、低、高阻抗 三态门的特点是把多个三态门的输出端，连在一条公共母线BUS上，使总线结构分时多路通信得以实现 各三态门的G为一控制端，选通端，CPU通过三态门挂在总

16、线上，利用选通电路使G1 G2 G3轮流接高电平，则V01、 V02、 V03、就会轮流被选中，A1 B1、 A2 B2、 A3 B3、三组数据就会轮流与总线相通三态逻辑门（TSL） 如图4.12 G=0,D3、D4导通，电路锁死，高阻态 G=1,D3、D4截止，控制门对电路没有影响，输出为F=AB的非三态门缓冲电路 当控制端E为高电平时,电路中的M点为低电平,通过二极管又使N、P点均为低电平，使Q1截止，VCC通过电阻加到Q7的基极上，而Q7的射极为低电平，所以Q7导通，Q7的集电极也为低电平，因此Q7为深度饱和状态，这样Q2、Q5截止，而P点的电位只有0.8V，使Q3、Q4截止，输出呈高阻

17、状态。三态门缓冲电路 当控制端E为低电平，M点为高电平，D3、D0截止，缓冲器输出随输入变化。 如D为高电平，Q1管基极为高电平，Q1导通（集电极经Q7管的集电结、6K电阻接VCC，使Q2管的基极变为低电平，Q2、Q5管截止， VCC经常4K电阻加到Q3、Q4，使 Q3、Q4导通。输出高电平。当D为低电平时，Q1截止，VCC经Q7管的集电结，加到Q2的基极上，使Q2、Q5导通，输出为低电平ASTTL电路分析 A、B相与取反 D1A、D1B 为反相嵌位肖特基三极管，起二极管作用 当A、B有一为低电位时，Q1A、 Q1B导通 Q7截止，那么Q2、 Q5截止，输出高电平 当A、B均为高电平， Q1A

18、、 Q1B截止 Q7导通，那么Q2、 Q5导通，输出低电平。 当Q2退出饱和状态,D2A、D2B起反抽作用.ASTTL电路分析 Q10进一步降低功耗，Q10可以分掉一部分Q6的电流，当Q5转为截止时，D10的作用是使一部分应流入Q10基极的电流而流入Q4的基极 D2、D3、Q8，使导通延迟时间下降，提高电路速度。 Q51作用,当Q3截止时,Q51通过发射极-D6提供电流给Q2放大后，推动Q5,加快下降速度,导通时,给Q4提供电流.ASTTL电路分析 直流特性不同,AS/ALS电路的速度更高,功耗更低,负载能力更强 工艺不同采用介质隔离,离子注入新技术,从而器件尺寸更小,寄生效应更小 电路结构不同 STTL电路采用多发射极晶体管为输入级 LSTTL电路采用SBD为输入级 AS/ALS电路采用衬底PNP管作输入级ASTTL电路分析.,),(1111的高平负载能力提高使前级门小很多电路的也